- 介绍SoC、SOPC、SoC FPGA ，异同优缺点及常见应用场景 介绍SoC、SOPC、SoC FPGA ，异同优缺点及常见应用场景
- 一、引言 在当今的计算机科学和工程领域，深度学习已经成为一种强大的工具，广泛应用于图像识别、自然语言处理和自动驾驶等多个领域。深度学习模型的性能在很大程度上依赖于其架构和激活函数的选择。激活函数是神经网络中至关重要的组成部分，它们决定了网络的非线性特性，从而使模型能够学习复杂的模式和特征。 在众多激活函数中，双曲正切函数（tanh）和 Softplus 函数因其良好的数学性质和性能而受... 一、引言 在当今的计算机科学和工程领域，深度学习已经成为一种强大的工具，广泛应用于图像识别、自然语言处理和自动驾驶等多个领域。深度学习模型的性能在很大程度上依赖于其架构和激活函数的选择。激活函数是神经网络中至关重要的组成部分，它们决定了网络的非线性特性，从而使模型能够学习复杂的模式和特征。 在众多激活函数中，双曲正切函数（tanh）和 Softplus 函数因其良好的数学性质和性能而受...
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 D触发器的逻辑功能 D触发器的逻辑符号把 CP... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 D触发器的逻辑功能 D触发器的逻辑符号把 CP...
- 设计一个10层楼的电梯控制器模块1. 实验内容与原理说明要求：(1) 以按键的时间先后优先级进行设计；或者 (2) 以楼层最短位置先后优先级进行设计.由题意可知，因为每层楼设有上下两个按钮，其中1层只能有上楼请求，10层只能有下楼请求，同一层不能既有上楼请求又有下楼请求。上楼或下楼请求被响应后对应位清零。当有其中一层的按钮按下时，电梯前往；根据时间优先级，可以设置先按下的请求先响应；根据位置... 设计一个10层楼的电梯控制器模块1. 实验内容与原理说明要求：(1) 以按键的时间先后优先级进行设计；或者 (2) 以楼层最短位置先后优先级进行设计.由题意可知，因为每层楼设有上下两个按钮，其中1层只能有上楼请求，10层只能有下楼请求，同一层不能既有上楼请求又有下楼请求。上楼或下楼请求被响应后对应位清零。当有其中一层的按钮按下时，电梯前往；根据时间优先级，可以设置先按下的请求先响应；根据位置...
- 【实验要求】 实验内容与原理说明（包括框图、逻辑表达式和真值表）。实验模块程序代码（设计模块Design Block）和激励代码（激励模块Test Bench）。仿真波形图。综合得到的门级电路图，所用器件的型号以及设计模块所占用该型器件的资源情况。实验结果分析及思考。每一次报告用Word文档提交，文件名：姓名_班级_第几次实验_学号。【实验软件工具】QuartusII;ModelSim ... 【实验要求】 实验内容与原理说明（包括框图、逻辑表达式和真值表）。实验模块程序代码（设计模块Design Block）和激励代码（激励模块Test Bench）。仿真波形图。综合得到的门级电路图，所用器件的型号以及设计模块所占用该型器件的资源情况。实验结果分析及思考。每一次报告用Word文档提交，文件名：姓名_班级_第几次实验_学号。【实验软件工具】QuartusII;ModelSim ...
- 设计一个16位二进制超前进位全加器模块1. 实验内容与原理说明本实验设计一个16位二进制的超前进位全加器模块，用来实现16位二进制的加法，超前进位加法器的结构如下图。下图为一个四位超前进位加法器的结构图。信号经过pi和gi产生一级时延，经过计算C产生一级时延，则A，B输入一旦产生，首先经过两级时延算出第1轮进位值C’不过这个值是不正确的。C’再次送入加法器，进行第2轮2级时延的计算，算出第... 设计一个16位二进制超前进位全加器模块1. 实验内容与原理说明本实验设计一个16位二进制的超前进位全加器模块，用来实现16位二进制的加法，超前进位加法器的结构如下图。下图为一个四位超前进位加法器的结构图。信号经过pi和gi产生一级时延，经过计算C产生一级时延，则A，B输入一旦产生，首先经过两级时延算出第1轮进位值C’不过这个值是不正确的。C’再次送入加法器，进行第2轮2级时延的计算，算出第...
- 基于FPGA的双线性插值算法设计与分析前言1、几种常见插值类型1.1 最邻近插值1.2 双线性插值1.3 双三次插值2、FPGA实现双线性插值2.1 准备工作2.2 实现的难点2.3 整体的RTL图2.3.1 坐标转换模块2.3.1.1 双线性插值代填充坐标公式：2.3.1.2 小数部分的处理2.3.1.3 小数部分的表示2.3.1.4 系数的表示2.3.2 内存管理模块2.3.3双线性插值... 基于FPGA的双线性插值算法设计与分析前言1、几种常见插值类型1.1 最邻近插值1.2 双线性插值1.3 双三次插值2、FPGA实现双线性插值2.1 准备工作2.2 实现的难点2.3 整体的RTL图2.3.1 坐标转换模块2.3.1.1 双线性插值代填充坐标公式：2.3.1.2 小数部分的处理2.3.1.3 小数部分的表示2.3.1.4 系数的表示2.3.2 内存管理模块2.3.3双线性插值...
- FPGA作为提升处理性能的黑马，这些年越来越火热，不论对于未来是否从事这个方向的人来说，了解FPGA都是很有必要的，抱着学习的心态我学习了FPGA，这篇博文做记录 FPGA作为提升处理性能的黑马，这些年越来越火热，不论对于未来是否从事这个方向的人来说，了解FPGA都是很有必要的，抱着学习的心态我学习了FPGA，这篇博文做记录
- 本章节，主要讲解：视频开发案例：HDMI视频输入、HDMI视频输出案例。主要基于创龙科技TLK7-EVM评估板进行演示。 本章节，主要讲解：视频开发案例：HDMI视频输入、HDMI视频输出案例。主要基于创龙科技TLK7-EVM评估板进行演示。
- LED的驱动及流水灯实验： 一、 实验目的与要求 实验目的与要求：让用户进一步了解、熟悉和掌握FPGA开发软件QuartusⅡ的使用方法以及VHDL的编程方法；同时了解简单时序电路的设计和硬件测试... LED的驱动及流水灯实验： 一、 实验目的与要求 实验目的与要求：让用户进一步了解、熟悉和掌握FPGA开发软件QuartusⅡ的使用方法以及VHDL的编程方法；同时了解简单时序电路的设计和硬件测试...
- 前言 Ports，Pins，Cells，nets以及clock都是FPGA中模块的关键组成部分，地位差不多，tcl中对它们的操作也大同小异。 给出前几篇文章列表，便于查询： 逻辑设计中复位的稳妥处理... 前言 Ports，Pins，Cells，nets以及clock都是FPGA中模块的关键组成部分，地位差不多，tcl中对它们的操作也大同小异。 给出前几篇文章列表，便于查询： 逻辑设计中复位的稳妥处理...
- 本文通过基于Xilinx Zynq 7020 FPGA平台的实验设置，对两种不同容量（4GB和32GB）的SD NAND芯片进行了详细的读写速度及稳定性测试。整个测试不仅包括了对SD卡的基本读写操作及其速度评估，还特别关注了在多次读写循环下的数据一致性和可靠性。通过这次详尽的测试，为开发者们提供有关如何有效利用SD NAND存储解决方案的第一手资料，也展示了此类存储介质在嵌入式项目中的潜在价值。 本文通过基于Xilinx Zynq 7020 FPGA平台的实验设置，对两种不同容量（4GB和32GB）的SD NAND芯片进行了详细的读写速度及稳定性测试。整个测试不仅包括了对SD卡的基本读写操作及其速度评估，还特别关注了在多次读写循环下的数据一致性和可靠性。通过这次详尽的测试，为开发者们提供有关如何有效利用SD NAND存储解决方案的第一手资料，也展示了此类存储介质在嵌入式项目中的潜在价值。
- 1.算法运行效果图预览(完整程序运行后无水印) 将FPGA的仿真结果导入到MATLAB中，分别得到MATLAB的结果和FPGA的结果：2.算法运行软件版本vivado2019.2 matlab2022a 3.部分程序（完整版代码包含详细中文注释和操作步骤视频）`timescale 1ns / 1ps//// Company: // Engineer: // // Create Date: ... 1.算法运行效果图预览(完整程序运行后无水印) 将FPGA的仿真结果导入到MATLAB中，分别得到MATLAB的结果和FPGA的结果：2.算法运行软件版本vivado2019.2 matlab2022a 3.部分程序（完整版代码包含详细中文注释和操作步骤视频）`timescale 1ns / 1ps//// Company: // Engineer: // // Create Date: ...
- 1.算法运行效果图预览(完整程序运行后无水印)将FPGA仿真结果导入到matlab显示结果： 测试样本1测试样本2测试样本32.算法运行软件版本vivado2019.2 matlab2022a 3.部分核心程序（完整版代码包含注释和操作步骤视频） `timescale 1ns / 1ps//// Company: // Engineer: // // Create Date: 2023/08... 1.算法运行效果图预览(完整程序运行后无水印)将FPGA仿真结果导入到matlab显示结果： 测试样本1测试样本2测试样本32.算法运行软件版本vivado2019.2 matlab2022a 3.部分核心程序（完整版代码包含注释和操作步骤视频） `timescale 1ns / 1ps//// Company: // Engineer: // // Create Date: 2023/08...
- 1.算法运行效果图预览fpga仿真结果 matlab调用FPGA的仿真结果进行图像显示 2.算法运行软件版本vivado2019.2 matlab2022a 3.部分核心程序module test_image;//图片大小parameter RR=256;parameter CC=256; reg i_clk; reg i_rst; reg i_image_en;reg[7:0] ... 1.算法运行效果图预览fpga仿真结果 matlab调用FPGA的仿真结果进行图像显示 2.算法运行软件版本vivado2019.2 matlab2022a 3.部分核心程序module test_image;//图片大小parameter RR=256;parameter CC=256; reg i_clk; reg i_rst; reg i_image_en;reg[7:0] ...
上滑加载中
推荐直播
-
OpenHarmony应用开发之网络数据请求与数据解析2025/01/16 周四 19:00-20:30
华为开发者布道师、南京师范大学泰州学院副教授，硕士研究生导师，开放原子教育银牌认证讲师
科技浪潮中，鸿蒙生态强势崛起，OpenHarmony开启智能终端无限可能。当下，其原生应用开发适配潜力巨大，终端设备已广泛融入生活各场景，从家居到办公、穿戴至车载。 现在，机会敲门！我们的直播聚焦OpenHarmony关键的网络数据请求与解析，抛开晦涩理论，用真实案例带你掌握数据访问接口，轻松应对复杂网络请求、精准解析Json与Xml数据。参与直播，为开发鸿蒙App夯实基础，抢占科技新高地，别错过！
回顾中 -
Ascend C高层API设计原理与实现系列2025/01/17 周五 15:30-17:00
Ascend C 技术专家
以LayerNorm算子开发为例，讲解开箱即用的Ascend C高层API
回顾中
热门标签