- ⭐本专栏针对FPGA进行入门学习，从逻辑代数等基础知识讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥本文已收录于FPGA系列专栏：FPGA Tutorial 欢迎订阅，持续更新。🔥文章和代码已归档至【Github仓库】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。硬件... ⭐本专栏针对FPGA进行入门学习，从逻辑代数等基础知识讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥本文已收录于FPGA系列专栏：FPGA Tutorial 欢迎订阅，持续更新。🔥文章和代码已归档至【Github仓库】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。硬件...
- 最小项与最小项表达式 最小项的定义n 个变量 X1X2…XnX_{1} X_{2} \ldots X_{n}X1X2…Xn 的最小项是 n 个因子的乘积，每个变量 都以它的原变量或非变量的形式在乘积项中出现，且仅出 现一次。一般 n 个变量的最小项应有 2n2^{n}2n 个。例如， A ， B 、 C 三个逻辑变量的最小项有 (23=)8\left(2^{3... 最小项与最小项表达式 最小项的定义n 个变量 X1X2…XnX_{1} X_{2} \ldots X_{n}X1X2…Xn 的最小项是 n 个因子的乘积，每个变量 都以它的原变量或非变量的形式在乘积项中出现，且仅出 现一次。一般 n 个变量的最小项应有 2n2^{n}2n 个。例如， A ， B 、 C 三个逻辑变量的最小项有 (23=)8\left(2^{3...
- 逻辑变量与逻辑函数逻辑是指事物因果之间所遵循的规律。为了避免用冗繁的文字来描述逻辑问题，逻辑代数采用逻辑变量和一套运算符组成逻辑函数表达式来描述事物的因果关系。逻辑代数中的变量称为逻辑变量，一般用大写字母A、B、C…表示。逻辑变量的取值只有两种，即逻辑0和逻辑1。 0和1称为逻辑常量。这里0和1本身并没有数值意义，它仅仅是一种符号，代表事物矛盾双方的两种状态。数字电路的输出与输入之间的关系... 逻辑变量与逻辑函数逻辑是指事物因果之间所遵循的规律。为了避免用冗繁的文字来描述逻辑问题，逻辑代数采用逻辑变量和一套运算符组成逻辑函数表达式来描述事物的因果关系。逻辑代数中的变量称为逻辑变量，一般用大写字母A、B、C…表示。逻辑变量的取值只有两种，即逻辑0和逻辑1。 0和1称为逻辑常量。这里0和1本身并没有数值意义，它仅仅是一种符号，代表事物矛盾双方的两种状态。数字电路的输出与输入之间的关系...
- 要测试我们设计的模块功能是否正常，最直接的办法就是烧写到FPGA芯片中进行验证，但是这种方式往往结果并不直观，且出现问题后也不容易定位。为提高工作效率，我们可通过电脑仿真的方式进行功能验证，待仿真通过后，再烧写到FPGA中，这样可以快速排除电路中存在的绝大多数bug。在电脑上进行仿真，除了我们设计的功能模块之外，还需要另一模块——testbench，用于产生被测模块所需的激励信号。由于tes... 要测试我们设计的模块功能是否正常，最直接的办法就是烧写到FPGA芯片中进行验证，但是这种方式往往结果并不直观，且出现问题后也不容易定位。为提高工作效率，我们可通过电脑仿真的方式进行功能验证，待仿真通过后，再烧写到FPGA中，这样可以快速排除电路中存在的绝大多数bug。在电脑上进行仿真，除了我们设计的功能模块之外，还需要另一模块——testbench，用于产生被测模块所需的激励信号。由于tes...
- 【三】设计一个8位十进制计数器（异步/同步）模块1. 实验内容与原理说明根据计数器的构成原理，必须由四个触发器的状态来表示一位十进制数的四位二进制编码。而四位编码总共有十六个状态。所以必须去掉其中的六个状态，至于去掉哪六个状态，可有不同的选择。这里考虑去掉1010~1111六个状态，即采用8421BCD 码的编码方式来表示一位十进制数。在十进制运算时,当相加二数之和大于9时,便产生进位。可是... 【三】设计一个8位十进制计数器（异步/同步）模块1. 实验内容与原理说明根据计数器的构成原理，必须由四个触发器的状态来表示一位十进制数的四位二进制编码。而四位编码总共有十六个状态。所以必须去掉其中的六个状态，至于去掉哪六个状态，可有不同的选择。这里考虑去掉1010~1111六个状态，即采用8421BCD 码的编码方式来表示一位十进制数。在十进制运算时,当相加二数之和大于9时,便产生进位。可是...
- 【实验要求】 实验内容与原理说明（包括框图、逻辑表达式和真值表）。实验模块程序代码（设计模块Design Block）和激励代码（激励模块Test Bench）。仿真波形图。综合得到的门级电路图。实验结果分析及思考。每一次报告用Word文档提交，文件名：姓名_班级_第几次实验_学号。【实验软件工具】QuartusII;ModelSim SE.【一】设计一个8位异步二进制计数器模块1. 实... 【实验要求】 实验内容与原理说明（包括框图、逻辑表达式和真值表）。实验模块程序代码（设计模块Design Block）和激励代码（激励模块Test Bench）。仿真波形图。综合得到的门级电路图。实验结果分析及思考。每一次报告用Word文档提交，文件名：姓名_班级_第几次实验_学号。【实验软件工具】QuartusII;ModelSim SE.【一】设计一个8位异步二进制计数器模块1. 实...
- 【要求】 实验内容与原理说明（包括框图、逻辑表达式和真值表）。实验模块程序代码（设计模块Design Block）和激励代码（激励模块Test Bench）。仿真波形图。综合得到的门级电路图。实验结果分析及思考。每一次报告用Word文档提交，文件名：姓名_班级_第几次实验_学号。【软件工具】QuartusII;ModelSim SE.【一】设计一个8-3线优先编码器（74LS148）1.... 【要求】 实验内容与原理说明（包括框图、逻辑表达式和真值表）。实验模块程序代码（设计模块Design Block）和激励代码（激励模块Test Bench）。仿真波形图。综合得到的门级电路图。实验结果分析及思考。每一次报告用Word文档提交，文件名：姓名_班级_第几次实验_学号。【软件工具】QuartusII;ModelSim SE.【一】设计一个8-3线优先编码器（74LS148）1....
- 【实验要求】 实验内容与原理说明（包括框图、逻辑表达式和真值表）。实验模块程序代码（设计模块Design Block）和激励代码（激励模块Test Bench）。仿真波形图。综合得到的门级电路图。实验结果分析及思考。每一次报告用Word文档提交，文件名：姓名_班级_第几次实验_学号。【实验软件工具】QuartusII;ModelSim SE.【一】设计一个16位二进制全加器模块1. 实... 【实验要求】 实验内容与原理说明（包括框图、逻辑表达式和真值表）。实验模块程序代码（设计模块Design Block）和激励代码（激励模块Test Bench）。仿真波形图。综合得到的门级电路图。实验结果分析及思考。每一次报告用Word文档提交，文件名：姓名_班级_第几次实验_学号。【实验软件工具】QuartusII;ModelSim SE.【一】设计一个16位二进制全加器模块1. 实...
- 本指导文档适用开发环境：Windows开发环境：Windows 7 64bit、Windows 10 64bitCCS：CCS7.4.0PRU编译器：ti-cgt-pru_2.3.3PRU开发包：pru-icss-5.1.0PRU-ICSS（可编程实时单元子系统和工业通信子系统，简称PRU）由双32位RISC核（PRU可编程实时单元）、共享数据和指令存储器、内部外围模块和中断控制器(INTC... 本指导文档适用开发环境：Windows开发环境：Windows 7 64bit、Windows 10 64bitCCS：CCS7.4.0PRU编译器：ti-cgt-pru_2.3.3PRU开发包：pru-icss-5.1.0PRU-ICSS（可编程实时单元子系统和工业通信子系统，简称PRU）由双32位RISC核（PRU可编程实时单元）、共享数据和指令存储器、内部外围模块和中断控制器(INTC...
- CPSW(Common Platform Ethernet Switch)为TI Sitara系列处理器内部的三端口交换机，其包含一个CPU端口以及两个外部端口。 CPSW(Common Platform Ethernet Switch)为TI Sitara系列处理器内部的三端口交换机，其包含一个CPU端口以及两个外部端口。
- 七段管可调计时器 七段管可调计时器
- fpga verilog学习指南 fpga verilog学习指南
- 1.ADC简介1.1.ADC模数转换器是什么ADC，Analog-to-DigitalConverter的缩写，指模/数转换器或者模数转换器。是指将连续变化的模拟信号转换为离散的数字信号的器件。真实世界的模拟信号，例如温度、压力、声音或者图像等，需要转换成更容易储存、处理和发射的数字形式。模/数转换器可以实现这个功能，在各种不同的产品中都可以找到它的身影。与之相对应的DAC，Digital-... 1.ADC简介1.1.ADC模数转换器是什么ADC，Analog-to-DigitalConverter的缩写，指模/数转换器或者模数转换器。是指将连续变化的模拟信号转换为离散的数字信号的器件。真实世界的模拟信号，例如温度、压力、声音或者图像等，需要转换成更容易储存、处理和发射的数字形式。模/数转换器可以实现这个功能，在各种不同的产品中都可以找到它的身影。与之相对应的DAC，Digital-...
- 目录说明CPUGPUASICFPGA说明本文参考：帐号已迁移，这边篇文章对常用的AI芯片做了比较客观的分析，我截取了部分内容，以便收藏备用。最常见的四种芯片是CPU、GPU、ASIC、FPGA。五个维度是算力也就是芯片的性能、灵活性、同构性、成本和功耗。首先就是算力，也就是芯片的性能。这里的性能有很多方面，比如这个芯片做浮点或者定点数运算的时候，每秒的运算次数，以及这个芯片的峰值性能和平... 目录说明CPUGPUASICFPGA说明本文参考：帐号已迁移，这边篇文章对常用的AI芯片做了比较客观的分析，我截取了部分内容，以便收藏备用。最常见的四种芯片是CPU、GPU、ASIC、FPGA。五个维度是算力也就是芯片的性能、灵活性、同构性、成本和功耗。首先就是算力，也就是芯片的性能。这里的性能有很多方面，比如这个芯片做浮点或者定点数运算的时候，每秒的运算次数，以及这个芯片的峰值性能和平...
- 使用GPIO输入功能去读取按键状态 使用GPIO输入功能去读取按键状态
上滑加载中
推荐直播
-
手把手教你实现mini版TinyVue组件库2024/04/17 周三 16:30-18:00
阿健 华为云前端开发DTSE 技术布道师
在前端Web开发过程中，跨版本兼容性问题是一个普遍存在的挑战。为了解决这些痛点，OpenTiny推出跨端、跨框架、跨版本组件库TinyVue。本期直播聚焦于华为云的前端开源组件库TinyVue，通过mini版TinyVue的代码实践与大家共同深入解读Vue2/Vue3不同版本间的差异。这对于提升用户体验，减低维护成本，提升开发者技术洞察有重要意义。
回顾中 -
如何快速入驻O3使能伙伴服务作业平台2024/04/18 周四 16:00-16:40
红喜 O3伙伴服务工作台技术总架构师
本期邀请O3伙伴服务工作台技术总架构师，讲解O3伙伴服务工作台的设计理念，及演示工作台关键能力与价值点，带你2步快速入驻工作台。O3伙伴服务工作台，具备在线Online、开放Open、协同Orchestration的特征，作为伙伴服务的统一入口，支持伙伴以租户方式入驻，涵盖伙伴工程师、管理者等多角色，是一个以伙伴服务领域全旅程作业为中心，整合华为服务各专业领域能力，开放共享的一站式作业平台。
去报名
热门标签