- 假设我想把 Spartacus 的 url 后面增加 custom url 访问，比如以前通过 https://spartacus-demo.eastus.cloudapp.azure.com/electronics-spa/ 访问，现在通过 https://spartacus-demo.eastus.cloudapp.azure.com/electronics-spa/jerry 访问。在... 假设我想把 Spartacus 的 url 后面增加 custom url 访问，比如以前通过 https://spartacus-demo.eastus.cloudapp.azure.com/electronics-spa/ 访问，现在通过 https://spartacus-demo.eastus.cloudapp.azure.com/electronics-spa/jerry 访问。在...
- @TOC 前言本篇文章将带大家学习使用DHT11湿温度模块，使用这个模块可以获取当前的温度和湿度数据。DHT11可以用于智能家居，蔬菜大棚等项目当中适用范围广。 一、DHT11模块介绍DHT11 是一种数字式温湿度传感器，由杜邦公司推出。它可以测量环境中的温度和湿度，并将测量结果以数字形式传输给微控制器或其他电子设备，适用于通过数字信号读取环境温湿度的应用场景。DHT11 传感器使用单总线数... @TOC 前言本篇文章将带大家学习使用DHT11湿温度模块，使用这个模块可以获取当前的温度和湿度数据。DHT11可以用于智能家居，蔬菜大棚等项目当中适用范围广。 一、DHT11模块介绍DHT11 是一种数字式温湿度传感器，由杜邦公司推出。它可以测量环境中的温度和湿度，并将测量结果以数字形式传输给微控制器或其他电子设备，适用于通过数字信号读取环境温湿度的应用场景。DHT11 传感器使用单总线数...
- 全球NPP-VIIRS类夜光（2000-2020年）夜间灯光（NTL）卫星数据已被广泛用于调查城市化进程。国防气象卫星计划业务线扫描系统（DMSP-OLS）稳定的夜间光照数据和Suomi国家极地轨道伙伴可见光红外成像辐射计套件（NPP-VIIRS）夜间光照数据是两个广泛使用的NTL数据集。然而，由于它们在空间分辨率和传感器设计上的差异，需要对这两个数据集进行交叉传感器校准，以分析长期的城市... 全球NPP-VIIRS类夜光（2000-2020年）夜间灯光（NTL）卫星数据已被广泛用于调查城市化进程。国防气象卫星计划业务线扫描系统（DMSP-OLS）稳定的夜间光照数据和Suomi国家极地轨道伙伴可见光红外成像辐射计套件（NPP-VIIRS）夜间光照数据是两个广泛使用的NTL数据集。然而，由于它们在空间分辨率和传感器设计上的差异，需要对这两个数据集进行交叉传感器校准，以分析长期的城市...
- 全球长期微波植被光学深度气候档案（VODCA）植被光学深度（VOD）描述了植物对辐射的衰减情况。VOD是频率以及植被含水量的函数，并延伸到生物量。VOD在生物圈研究中有许多可能的应用，如生物量监测、干旱监测、物候学分析或火灾风险管理。我们合并了来自各种空间传感器（SSM/I、TMI、AMSR-E、AMSR2、WindSat）的VOD观测数据，以建立全球长期VOD时间序列。在汇总之前，数据... 全球长期微波植被光学深度气候档案（VODCA）植被光学深度（VOD）描述了植物对辐射的衰减情况。VOD是频率以及植被含水量的函数，并延伸到生物量。VOD在生物圈研究中有许多可能的应用，如生物量监测、干旱监测、物候学分析或火灾风险管理。我们合并了来自各种空间传感器（SSM/I、TMI、AMSR-E、AMSR2、WindSat）的VOD观测数据，以建立全球长期VOD时间序列。在汇总之前，数据...
- 在逻辑代数中，卡诺图（Karnaugh map）是真值表的变形，它可以将有n个变量的逻辑函数的2^n个最小项组织在给定的长方形表格中，同时为相邻最小项（相邻与项）运用邻接律化简提供了直观的图形工具。但是，如果需要处理的逻辑函数的自变量较多（有五个或更多的时候，此时有些项就很难圈了），那么卡诺图的行列数将迅速增加，使图形更加复杂。变量卡诺图&格雷码表示各最小项的2^n（n-变量数）个小格，排列... 在逻辑代数中，卡诺图（Karnaugh map）是真值表的变形，它可以将有n个变量的逻辑函数的2^n个最小项组织在给定的长方形表格中，同时为相邻最小项（相邻与项）运用邻接律化简提供了直观的图形工具。但是，如果需要处理的逻辑函数的自变量较多（有五个或更多的时候，此时有些项就很难圈了），那么卡诺图的行列数将迅速增加，使图形更加复杂。变量卡诺图&格雷码表示各最小项的2^n（n-变量数）个小格，排列...
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 状态编码在使用Verilog HDL描述状态机... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 状态编码在使用Verilog HDL描述状态机...
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 状态图的建立过程设计一个序列检测器电路。功能是... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 状态图的建立过程设计一个序列检测器电路。功能是...
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。Verilog行为级描述用关键词initial或... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。Verilog行为级描述用关键词initial或...
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 锁存器和触发器的基本特性锁存器和触发器是构成时... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 锁存器和触发器的基本特性锁存器和触发器是构成时...
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 分层次的电路设计方法 设计方法使用自下而上的方... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 分层次的电路设计方法 设计方法使用自下而上的方...
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 基本概念结构级建模: 就是根据逻辑电路的结构... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 基本概念结构级建模: 就是根据逻辑电路的结构...
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 词法规定为对数字电路进行描述,Verilog语... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 词法规定为对数字电路进行描述,Verilog语...
- 设计方法Verilog 的设计多采用自上而下的设计方法（top-down）。即先定义顶层模块功能，进而分析要构成顶层模块的必要子模块；然后进一步对各个模块进行分解、设计，直到到达无法进一步分解的底层功能块。这样，可以把一个较大的系统，细化成多个小系统，从时间、工作量上分配给更多的人员去设计，从而提高了设计速度，缩短了开发周期。设计流程Verilog 的设计流程，一般包括以下几个步骤：需求分析... 设计方法Verilog 的设计多采用自上而下的设计方法（top-down）。即先定义顶层模块功能，进而分析要构成顶层模块的必要子模块；然后进一步对各个模块进行分解、设计，直到到达无法进一步分解的底层功能块。这样，可以把一个较大的系统，细化成多个小系统，从时间、工作量上分配给更多的人员去设计，从而提高了设计速度，缩短了开发周期。设计流程Verilog 的设计流程，一般包括以下几个步骤：需求分析...
- 计算机组成原理期末复习第四章-1（唐朔飞）✨欢迎关注🖱点赞🎀收藏⭐留言✒🔮本文由京与旧铺原创，csdn首发！😘系列专栏：java学习💻首发时间：🎞2022年11月30日🎠🀄如果觉得博主的文章还不错的话，请三连支持一下博主哦🎧作者是一个新人，在很多方面还做的不好，欢迎大佬指正，一起学习哦，冲冲冲🎀🎀🎀今日分享：用你那精神内耗的态度去搞学习搞事业搞钱，然后用躺平和摆烂的态... 计算机组成原理期末复习第四章-1（唐朔飞）✨欢迎关注🖱点赞🎀收藏⭐留言✒🔮本文由京与旧铺原创，csdn首发！😘系列专栏：java学习💻首发时间：🎞2022年11月30日🎠🀄如果觉得博主的文章还不错的话，请三连支持一下博主哦🎧作者是一个新人，在很多方面还做的不好，欢迎大佬指正，一起学习哦，冲冲冲🎀🎀🎀今日分享：用你那精神内耗的态度去搞学习搞事业搞钱，然后用躺平和摆烂的态...
- @TOC 🍉零、引言本文完成于2022-07-02 22:22:27。 博主刚开始在瑞芯微ITX-3588J-8K的开发板上跑了官方的yolov5目标检测算法，检测了ip相机rtsp视频流，但是每帧处理需要833ms左右，和放PPT一样。本来想使用tensorrt进行加速推理，但前提需要cuda，rk的板子上都是arm的手机gpu，没有nvidia的cuda，所以不能这样适配。那么转过来，... @TOC 🍉零、引言本文完成于2022-07-02 22:22:27。 博主刚开始在瑞芯微ITX-3588J-8K的开发板上跑了官方的yolov5目标检测算法，检测了ip相机rtsp视频流，但是每帧处理需要833ms左右，和放PPT一样。本来想使用tensorrt进行加速推理，但前提需要cuda，rk的板子上都是arm的手机gpu，没有nvidia的cuda，所以不能这样适配。那么转过来，...
上滑加载中
推荐直播
-
华为云码道-玩转OpenClaw，在线养虾2026/03/11 周三 19:00-21:00
刘昱，华为云高级工程师/谈心，华为云技术专家/李海仑，上海圭卓智能科技有限公司CEO
OpenClaw 火爆开发者圈，华为云码道最新推出 Skill ——开发者只需输入一句口令，即可部署一个功能完整的「小龙虾」智能体。直播带你玩转华为云码道，玩转OpenClaw
回顾中 -
华为云码道-AI时代应用开发利器2026/03/18 周三 19:00-20:00
童得力，华为云开发者生态运营总监/姚圣伟，华为云HCDE开发者专家
本次直播由华为专家带你实战应用开发，看华为云码道(CodeArts)代码智能体如何在AI时代让你的创意应用快速落地。更有华为云HCDE开发者专家带你用码道玩转JiuwenClaw，让小艺成为你的AI助理。
回顾中 -
Skill 构建 × 智能创作：基于华为云码道的 AI 内容生产提效方案2026/03/25 周三 19:00-20:00
余伟，华为云软件研发工程师/万邵业（万少），华为云HCDE开发者专家
本次直播带来两大实战：华为云码道 Skill-Creator 手把手搭建专属知识库 Skill；如何用码道提效 OpenClaw 小说文本，打造从大纲到成稿的 AI 原创小说全链路。技术干货 + OPC创作思路，一次讲透！
回顾中
热门标签