- 目录 时钟管理器（CMT） DCM（digital clock manager） 组成结构 DCM原语 时钟管理器（CMT） Spartan-6 CMT是一个灵活、高性能的时钟管理模块。它位于芯片中央、垂直的全局时钟网络旁。如图2-17所示，它包含一个PLL和两个DCM。 图2-17 Spartan-6 FP... 目录 时钟管理器（CMT） DCM（digital clock manager） 组成结构 DCM原语 时钟管理器（CMT） Spartan-6 CMT是一个灵活、高性能的时钟管理模块。它位于芯片中央、垂直的全局时钟网络旁。如图2-17所示，它包含一个PLL和两个DCM。 图2-17 Spartan-6 FP...
- Vivado进行时序分析，对时钟的约束是必不可少的，设计中的时钟可分为一下几种： Primary Clocks 主时钟；Generated Clocks 衍生时钟；Virtual Clocks 虚拟时钟。 Primary Clocks 主时钟一般是FPGA外部芯片如晶振提供的时钟，通过FPGA引脚输入。Vivado进行时序分析时，以主时钟的源端点作为延时计算起... Vivado进行时序分析，对时钟的约束是必不可少的，设计中的时钟可分为一下几种： Primary Clocks 主时钟；Generated Clocks 衍生时钟；Virtual Clocks 虚拟时钟。 Primary Clocks 主时钟一般是FPGA外部芯片如晶振提供的时钟，通过FPGA引脚输入。Vivado进行时序分析时，以主时钟的源端点作为延时计算起...
- 前几篇博文提到了四种时序路径：基本的时序约束、分析的概念 1) FPGA内部时序单元间的路径 2) 输入端口到FPGA内部时序单元的路径 3) FPGA内部时序单元到输... 前几篇博文提到了四种时序路径：基本的时序约束、分析的概念 1) FPGA内部时序单元间的路径 2) 输入端口到FPGA内部时序单元的路径 3) FPGA内部时序单元到输...
- 最近在看《FPGA之道》，对此爱不释手，真是开卷有益！很想收藏一本，可惜买不到了。 进入正题，今天记录这篇笔记，应该是学习使用Verilog HDL描述硬件电路时都会遇到的问题，记录下来，供大家参考。 赋值冲突 赋值冲突，是写变量时常碰到的一类问题，其主要可分为两类，如下： 两个以上并行语句赋值冲突 这种赋值冲突就FPGA来说是致命的，因为它违背了变量操作中的“一... 最近在看《FPGA之道》，对此爱不释手，真是开卷有益！很想收藏一本，可惜买不到了。 进入正题，今天记录这篇笔记，应该是学习使用Verilog HDL描述硬件电路时都会遇到的问题，记录下来，供大家参考。 赋值冲突 赋值冲突，是写变量时常碰到的一类问题，其主要可分为两类，如下： 两个以上并行语句赋值冲突 这种赋值冲突就FPGA来说是致命的，因为它违背了变量操作中的“一...
- 这是小实验还是接着上个小实验的：超声波测距小实验（一） 数码管显示回响信号脉冲宽度 先说说实验的要求： 超声波测距回响脉宽计数之均值滤波处理，每100ms产生1个超声波测距模块所需的10us高脉冲激励（超声波测距模块的触发信号），并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值（以10us为单位）。 如下为功能框图： 滤波算法与实现： ... 这是小实验还是接着上个小实验的：超声波测距小实验（一） 数码管显示回响信号脉冲宽度 先说说实验的要求： 超声波测距回响脉宽计数之均值滤波处理，每100ms产生1个超声波测距模块所需的10us高脉冲激励（超声波测距模块的触发信号），并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值（以10us为单位）。 如下为功能框图： 滤波算法与实现： ...
- 第一种，正儿八经： 带异步复位，同步使能的D触发器： module dff_reset_en_1seg( input clk, input reset, input en, input d, output reg q ); always @(posedge clk, posedge reset) begin if(reset) q <= 1'b0; else if(... 第一种，正儿八经： 带异步复位，同步使能的D触发器： module dff_reset_en_1seg( input clk, input reset, input en, input d, output reg q ); always @(posedge clk, posedge reset) begin if(reset) q <= 1'b0; else if(...
- 竞争与险象的讨论前提 当多个输入发生变化时，由于变化时刻以及延迟的影响，组合逻辑的输出中必然存在着不稳定态。但是通过上篇博文的分析：组合逻辑中的竞争与险象问题（一），我们发现即使仅有一个输入发生变化时，组合逻辑的输出仍可能存在问题，这便是组合逻辑中存在的最大隐患：竞争与险象。 什么是竞争？ 组合逻辑的本质是与或非门，因此无论多么复杂的电路，其本质都是上面三种运算组成。由... 竞争与险象的讨论前提 当多个输入发生变化时，由于变化时刻以及延迟的影响，组合逻辑的输出中必然存在着不稳定态。但是通过上篇博文的分析：组合逻辑中的竞争与险象问题（一），我们发现即使仅有一个输入发生变化时，组合逻辑的输出仍可能存在问题，这便是组合逻辑中存在的最大隐患：竞争与险象。 什么是竞争？ 组合逻辑的本质是与或非门，因此无论多么复杂的电路，其本质都是上面三种运算组成。由...
- 有关状态机的文章，事实上已经写过很多了，可是即使如此，真的懂了吗？真的能熟练应用吗？未必吧。这篇博文来源是《FPGA之道》，认真下看去收货颇丰！ 借这个主题来梳理下状态机： 状态机简介 状态机是FPGA设计中一种非常重要、非常根基的设计思想，堪称FPGA的灵魂，贯穿FPGA设计的始终。 简单地说，状态机就是一副描绘着状态变迁的状态转移图，它体现着系统对外界事件的反应和... 有关状态机的文章，事实上已经写过很多了，可是即使如此，真的懂了吗？真的能熟练应用吗？未必吧。这篇博文来源是《FPGA之道》，认真下看去收货颇丰！ 借这个主题来梳理下状态机： 状态机简介 状态机是FPGA设计中一种非常重要、非常根基的设计思想，堪称FPGA的灵魂，贯穿FPGA设计的始终。 简单地说，状态机就是一副描绘着状态变迁的状态转移图，它体现着系统对外界事件的反应和...
- 时钟抖动是指芯片的某一个给定点上时钟周期发生暂时的变化，即相邻两个时钟周期之间存在差值。这个误差是时钟发生器内部产生的，和晶振或者PLL内部电路有关，时钟信号传播过程中的噪声对其也有影响。 时钟抖动有两种类型：确定性抖动和随机性抖动。（暂时不展开） 降低时钟抖动的方法： 1、选择相位噪声特性好（时钟抖动小）的晶体振荡器。 2、采用合理的逻辑电平并以差分形式传输时钟... 时钟抖动是指芯片的某一个给定点上时钟周期发生暂时的变化，即相邻两个时钟周期之间存在差值。这个误差是时钟发生器内部产生的，和晶振或者PLL内部电路有关，时钟信号传播过程中的噪声对其也有影响。 时钟抖动有两种类型：确定性抖动和随机性抖动。（暂时不展开） 降低时钟抖动的方法： 1、选择相位噪声特性好（时钟抖动小）的晶体振荡器。 2、采用合理的逻辑电平并以差分形式传输时钟...
- 目录 MUXF7_D MUXF7_L MUXF8 MUXF8_D MUXF8_L 内容来自：Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs MUXF7 Primitive: 2-to-1 Look-Up Table Multiplex... 目录 MUXF7_D MUXF7_L MUXF8 MUXF8_D MUXF8_L 内容来自：Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs MUXF7 Primitive: 2-to-1 Look-Up Table Multiplex...
- 以ADC0809为例，设计一个ADC采样控制电路，采用有限状态机的方式。 传统的ADC采样控制的方法是用单片机控制，单片机控制ADC采样具有编程简单，控制灵活的优点，但是采样速度慢，CPU控制的低速极大地限制了ADC器件告诉性能的发挥，在高速ADC控制中，目前基本上都是使用可编程逻辑器件来完成。 下面是ADC0809的内部电路图： 引脚图： 引脚功能： ... 以ADC0809为例，设计一个ADC采样控制电路，采用有限状态机的方式。 传统的ADC采样控制的方法是用单片机控制，单片机控制ADC采样具有编程简单，控制灵活的优点，但是采样速度慢，CPU控制的低速极大地限制了ADC器件告诉性能的发挥，在高速ADC控制中，目前基本上都是使用可编程逻辑器件来完成。 下面是ADC0809的内部电路图： 引脚图： 引脚功能： ...
- Half-band Filter As previously described, every second filter coefficient for a half-band filter with an odd number of terms is zero. When specifying the filter coefficient data for this f... Half-band Filter As previously described, every second filter coefficient for a half-band filter with an odd number of terms is zero. When specifying the filter coefficient data for this f...
- FPGA内部时序单元到输出端口的路径也需要约束其output delay，如图1所示框图。 图1 约束output delay的命令是set_output_delay，具体的参数如下： set_output_delay –clock reference_clock –min... FPGA内部时序单元到输出端口的路径也需要约束其output delay，如图1所示框图。 图1 约束output delay的命令是set_output_delay，具体的参数如下： set_output_delay –clock reference_clock –min...
- Filter Coefficient Data 滤波器系数使用扩展名为.coe的系数文件提供给FIR编译器。 这是一个ASCII文本文件，带有单行标题，用于定义用于系数数据的数字表示的基数，后跟系数值本身。 对于N抽头滤波器，如图3-36所示。 滤波器系数可以以整数的形式提供，可以是基-10、基-16或基-2表示。系数为10，系数为16，系数为2。这句话的英文原版更好... Filter Coefficient Data 滤波器系数使用扩展名为.coe的系数文件提供给FIR编译器。 这是一个ASCII文本文件，带有单行标题，用于定义用于系数数据的数字表示的基数，后跟系数值本身。 对于N抽头滤波器，如图3-36所示。 滤波器系数可以以整数的形式提供，可以是基-10、基-16或基-2表示。系数为10，系数为16，系数为2。这句话的英文原版更好...
- 超声波测距原理： 超声波测距原理是在超声波发射装置发出超声波，它的根据是接收器接到超声波时的时间差，与雷达测距原理相似。 超声波发射器向某一方向发射超声波，在发射时刻的同时开始计时，超声波在空气中传播，途中碰到障碍物就立即返回来，超声波接收器收到反射波就立即停止计时。 （超声波在空气中的传播速度为340m/s，根据计时器记录的时间t（秒），就可以计算出发射点距障碍物的距离... 超声波测距原理： 超声波测距原理是在超声波发射装置发出超声波，它的根据是接收器接到超声波时的时间差，与雷达测距原理相似。 超声波发射器向某一方向发射超声波，在发射时刻的同时开始计时，超声波在空气中传播，途中碰到障碍物就立即返回来，超声波接收器收到反射波就立即停止计时。 （超声波在空气中的传播速度为340m/s，根据计时器记录的时间t（秒），就可以计算出发射点距障碍物的距离...
上滑加载中
推荐直播
-
华为云码道-玩转OpenClaw，在线养虾2026/03/11 周三 19:00-21:00
刘昱，华为云高级工程师/谈心，华为云技术专家/李海仑，上海圭卓智能科技有限公司CEO
OpenClaw 火爆开发者圈，华为云码道最新推出 Skill ——开发者只需输入一句口令，即可部署一个功能完整的「小龙虾」智能体。直播带你玩转华为云码道，玩转OpenClaw
回顾中 -
华为云码道-AI时代应用开发利器2026/03/18 周三 19:00-20:00
童得力，华为云开发者生态运营总监/姚圣伟，华为云HCDE开发者专家
本次直播由华为专家带你实战应用开发，看华为云码道(CodeArts)代码智能体如何在AI时代让你的创意应用快速落地。更有华为云HCDE开发者专家带你用码道玩转JiuwenClaw，让小艺成为你的AI助理。
回顾中 -
Skill 构建 × 智能创作：基于华为云码道的 AI 内容生产提效方案2026/03/25 周三 19:00-20:00
余伟，华为云软件研发工程师/万邵业（万少），华为云HCDE开发者专家
本次直播带来两大实战：华为云码道 Skill-Creator 手把手搭建专属知识库 Skill；如何用码道提效 OpenClaw 小说文本，打造从大纲到成稿的 AI 原创小说全链路。技术干货 + OPC创作思路，一次讲透！
回顾中
热门标签