- ChipScope Pro内核生成器应用实例 下面通过一个简单8位计数器的例子，了解如何在工程中添加ChipScope Pro内核生成器的各个IP核，对FPGA内部节点和逻辑进行观测。在该实例中，我们将调用一个ICON、一个ILA和一个VIO。 1. 新建项目工程和RTL程序。(1) 新建工程，选择器件型号、封装等项目信息，如图9-14所示。 图9-14 器... ChipScope Pro内核生成器应用实例 下面通过一个简单8位计数器的例子，了解如何在工程中添加ChipScope Pro内核生成器的各个IP核，对FPGA内部节点和逻辑进行观测。在该实例中，我们将调用一个ICON、一个ILA和一个VIO。 1. 新建项目工程和RTL程序。(1) 新建工程，选择器件型号、封装等项目信息，如图9-14所示。 图9-14 器...
- 目录 前言 分频器分类 偶分频 奇分频 占空比为50%的奇分频 占空比不限定的奇数分频器 前言 虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用Verilog HDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直... 目录 前言 分频器分类 偶分频 奇分频 占空比为50%的奇分频 占空比不限定的奇数分频器 前言 虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用Verilog HDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直...
- 首先要明确什么是单速率 FIR 滤波器？ The basic FIR filter core is a single-rate (input sample rate = output sample rate) finite impulse response filter. This is the simplest of filter types and is the def... 首先要明确什么是单速率 FIR 滤波器？ The basic FIR filter core is a single-rate (input sample rate = output sample rate) finite impulse response filter. This is the simplest of filter types and is the def...
- 先贴出来传统的FIR滤波器实现结构作为后面的对比： 传统的FIR滤波器的实现结构： （【 FPGA 】FIR滤波器开篇之传统抽头延迟线FIR滤波器实现介绍） ... 先贴出来传统的FIR滤波器实现结构作为后面的对比： 传统的FIR滤波器的实现结构： （【 FPGA 】FIR滤波器开篇之传统抽头延迟线FIR滤波器实现介绍） ...
- 上篇博文：【 FPGA 】FIR 滤波器之多相抽取器（Polyphase Decimator），这篇博文和它有点类似，为多相插值器。 多相插值滤波器将一组 N 个原滤波器系数 ，映射为P个多相子滤波器，转换的公式上上篇博文：多相抽取器使用的公式一致，如下： i从0到 P-1. 图3-27显示了多相插值滤波器结构，该选项实现了计算效率高的1-to-P插... 上篇博文：【 FPGA 】FIR 滤波器之多相抽取器（Polyphase Decimator），这篇博文和它有点类似，为多相插值器。 多相插值滤波器将一组 N 个原滤波器系数 ，映射为P个多相子滤波器，转换的公式上上篇博文：多相抽取器使用的公式一致，如下： i从0到 P-1. 图3-27显示了多相插值滤波器结构，该选项实现了计算效率高的1-to-P插...
- 声明：为方便自己学习，以及知识的完整性，将师兄的博客文章转载到这里！ FPGA由6部分组成，分别为可编程输入/输出单元（IOB）、基本可编程逻辑单元（SLENCE）、嵌入式块RAM（block ram）、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。 整个FPGA的资源分布图如下： 上图的分块按照时钟域分的块，前面有文章介绍FPGA的时钟中有详... 声明：为方便自己学习，以及知识的完整性，将师兄的博客文章转载到这里！ FPGA由6部分组成，分别为可编程输入/输出单元（IOB）、基本可编程逻辑单元（SLENCE）、嵌入式块RAM（block ram）、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。 整个FPGA的资源分布图如下： 上图的分块按照时钟域分的块，前面有文章介绍FPGA的时钟中有详...
- 目录 前言也很重要： 简介： 数字时钟管理器（DCM） 相位匹配时钟分频器（PMCD） 前言也很重要： 由于XIlinx FPGA分为很多器件系列，而且不同系列的FPGA包含的时钟管理资源还不一样，于是我们经常遇到DCM、PLL、PMCM、MMCM这些专用术语，出现的比较混乱，让人很是迷惑。 例如在Spartan_6系列的FPGA中，我曾看到它的时钟管理资源是... 目录 前言也很重要： 简介： 数字时钟管理器（DCM） 相位匹配时钟分频器（PMCD） 前言也很重要： 由于XIlinx FPGA分为很多器件系列，而且不同系列的FPGA包含的时钟管理资源还不一样，于是我们经常遇到DCM、PLL、PMCM、MMCM这些专用术语，出现的比较混乱，让人很是迷惑。 例如在Spartan_6系列的FPGA中，我曾看到它的时钟管理资源是...
- 早期的FPGA结构介绍： FPGA（field-programmable gate array），即现场可编程门阵列。它与其他集成电路的不同之处在于它的可编程特性。 下面对早期FPGA构造的介绍来自于：探秘FPGA内部结构，全英文，写的非常好，值得一看。 如下图，从FPGA的封装上看，他就是一个硅片，在硅片上集成了各种可编程逻辑块构成的阵列，放大来看，可编程逻辑块是通过... 早期的FPGA结构介绍： FPGA（field-programmable gate array），即现场可编程门阵列。它与其他集成电路的不同之处在于它的可编程特性。 下面对早期FPGA构造的介绍来自于：探秘FPGA内部结构，全英文，写的非常好，值得一看。 如下图，从FPGA的封装上看，他就是一个硅片，在硅片上集成了各种可编程逻辑块构成的阵列，放大来看，可编程逻辑块是通过...
- FIR滤波器，它以固定的分数比率P/Q实现数据流的重采样，其中P和Q均为整数，最高可达64，可用于Systolic Multiply-Accumulate（SMAC）架构。 In Figure 3-34, the operation of an interpolation filter with interpolation rate P=5 is contrasted co... FIR滤波器，它以固定的分数比率P/Q实现数据流的重采样，其中P和Q均为整数，最高可达64，可用于Systolic Multiply-Accumulate（SMAC）架构。 In Figure 3-34, the operation of an interpolation filter with interpolation rate P=5 is contrasted co...
- 1. 最基本的CLBCLB是FPGA最最基本的单元，不能说是类似于质子和中子的概念，但也至少是原子和分子的概念了。如果是最根本的单元都无法能够很好的理解，那么其实很多FPGA的原理还是停留在一个写写代码，调调时序的小工程师的级别。我想，这应该不是我们所有年轻人的一个追求。 1.1 CLB的初探首先CLB的最基本资源分为两种，一种是实现组合逻辑资源功能的，... 1. 最基本的CLBCLB是FPGA最最基本的单元，不能说是类似于质子和中子的概念，但也至少是原子和分子的概念了。如果是最根本的单元都无法能够很好的理解，那么其实很多FPGA的原理还是停留在一个写写代码，调调时序的小工程师的级别。我想，这应该不是我们所有年轻人的一个追求。 1.1 CLB的初探首先CLB的最基本资源分为两种，一种是实现组合逻辑资源功能的，...
- 应用PlanAhead进行I/O规划 一、 建立I/O引脚规划项目 下面通过一个简单的实例介绍如何创建PlanAhead项目，进行I/O规划。1. 在PlanAhead的开始界面中单击【Create a New Project】，在弹出的窗口中单击【Next】按钮，出现图10-38所示的新项目窗口。在此窗口中输入项目名和路径。2. 单击【Next】，出现图10-39所示窗口，... 应用PlanAhead进行I/O规划 一、 建立I/O引脚规划项目 下面通过一个简单的实例介绍如何创建PlanAhead项目，进行I/O规划。1. 在PlanAhead的开始界面中单击【Create a New Project】，在弹出的窗口中单击【Next】按钮，出现图10-38所示的新项目窗口。在此窗口中输入项目名和路径。2. 单击【Next】，出现图10-39所示窗口，...
- 2. 最基本的BlockRAM 2.1 BlockRAM的初探 BlockRAM资源对FPGA来说也是非常重要的，我们的很多设计用到了BlockRAM以后，可以变得设计非常灵活，这样我们就可以设计出很多高效能的应用。了解BlockRAM的一些情况，对我们来说也是一个很重要的事情。 大家都知道，每个FPGA设计需要一定的内存资源。一般来说，相对于DDR来说... 2. 最基本的BlockRAM 2.1 BlockRAM的初探 BlockRAM资源对FPGA来说也是非常重要的，我们的很多设计用到了BlockRAM以后，可以变得设计非常灵活，这样我们就可以设计出很多高效能的应用。了解BlockRAM的一些情况，对我们来说也是一个很重要的事情。 大家都知道，每个FPGA设计需要一定的内存资源。一般来说，相对于DDR来说...
- 目录 全局时钟资源简介 Xilinx全部时钟资源的使用方法 1、IBUFG + BUFG 2、IBUFGDS + BUFG 3、IBUFG + DCM + BUFG 4、Logic + BUFG 5、Logic + DCM + BUFG 第二全局时钟资源 全局时钟资源简介 在设计过程中，一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周... 目录 全局时钟资源简介 Xilinx全部时钟资源的使用方法 1、IBUFG + BUFG 2、IBUFGDS + BUFG 3、IBUFG + DCM + BUFG 4、Logic + BUFG 5、Logic + DCM + BUFG 第二全局时钟资源 全局时钟资源简介 在设计过程中，一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周...
- 应用PlanAhead 进行布局规划FloorPlanning 工具是PlanAhead 的一个组成部分，用它可以对FPGA 设计进行分析，首先找到设计中的时序问题或者拥塞的问题，然后再通过使用PloorPlanning 约束，以指导实现工具产生更优的结果。例如，使用LOC 约束可以将Pblock（Phisical Block Region）中的逻辑对象锁定在一个... 应用PlanAhead 进行布局规划FloorPlanning 工具是PlanAhead 的一个组成部分，用它可以对FPGA 设计进行分析，首先找到设计中的时序问题或者拥塞的问题，然后再通过使用PloorPlanning 约束，以指导实现工具产生更优的结果。例如，使用LOC 约束可以将Pblock（Phisical Block Region）中的逻辑对象锁定在一个...
- 2.4 BlockRAM的级联 7系列BlockRAM存储器可以把两个相邻RAM使用专用的布线资源级联到一起。这个对于工程师的重要性在于仅仅级联两块RAM的时候，可以考虑节省不少的资源。从上面说讲述中，可以看出来，很显然不可以直接级联两个以上的的RAM。 但是如果你是使用Spartan-6系列，那用户就不能考虑使用这个级联功能，因为他们并没有该功能。 如... 2.4 BlockRAM的级联 7系列BlockRAM存储器可以把两个相邻RAM使用专用的布线资源级联到一起。这个对于工程师的重要性在于仅仅级联两块RAM的时候，可以考虑节省不少的资源。从上面说讲述中，可以看出来，很显然不可以直接级联两个以上的的RAM。 但是如果你是使用Spartan-6系列，那用户就不能考虑使用这个级联功能，因为他们并没有该功能。 如...
上滑加载中
推荐直播
-
大模型Prompt工程深度实践2025/02/24 周一 16:00-17:30
盖伦 华为云学堂技术讲师
如何让大模型精准理解开发需求并生成可靠输出？本期直播聚焦大模型Prompt工程核心技术：理解大模型推理基础原理，关键采样参数定义，提示词撰写关键策略及Prompt工程技巧分享。
回顾中 -
华为云 x DeepSeek：AI驱动云上应用创新2025/02/26 周三 16:00-18:00
华为云 AI专家大咖团
在 AI 技术飞速发展之际，DeepSeek 备受关注。它凭借哪些技术与理念脱颖而出？华为云与 DeepSeek 合作，将如何重塑产品与应用模式，助力企业数字化转型？在华为开发者空间，怎样高效部署 DeepSeek，搭建专属服务器？基于华为云平台，又该如何挖掘 DeepSeek 潜力，实现智能化升级？本期直播围绕DeepSeek在云上的应用案例，与DTSE布道师们一起探讨如何利用AI 驱动云上应用创新。
去报名
热门标签