- CORE Generator里有很多的IP核，适合用于各方面的设计。一般来说，它包括了：基本模块，通信与网络模块，数字信号处理模块，数字功能设计模块，存储器模块，微处理器，控制器与外设，标准与协议设计模块，语音处理模块，标准总线模块，视频与图像处理模块等。 在Xilinx的IP核里有xilinx core generator 里面的memory interface gener... CORE Generator里有很多的IP核，适合用于各方面的设计。一般来说，它包括了：基本模块，通信与网络模块，数字信号处理模块，数字功能设计模块，存储器模块，微处理器，控制器与外设，标准与协议设计模块，语音处理模块，标准总线模块，视频与图像处理模块等。 在Xilinx的IP核里有xilinx core generator 里面的memory interface gener...
- 赛灵思官方文档中在讲乘累加器（MAC）（也就是在这篇博文中的乘累加器：【 FPGA 】FIR 滤波器的架构）时，有一段话是对系数填充的简单叙述，当时我没有写进那篇博文中去，我觉得放到那里会让我的博文变得难以理解。 这篇博文我仍然不想放进去，因为我不是太明白，还是塞进这一块，供大家参考吧： 实现滤波器所需的乘法器数量是通过滤波计算过程所需的乘法次... 赛灵思官方文档中在讲乘累加器（MAC）（也就是在这篇博文中的乘累加器：【 FPGA 】FIR 滤波器的架构）时，有一段话是对系数填充的简单叙述，当时我没有写进那篇博文中去，我觉得放到那里会让我的博文变得难以理解。 这篇博文我仍然不想放进去，因为我不是太明白，还是塞进这一块，供大家参考吧： 实现滤波器所需的乘法器数量是通过滤波计算过程所需的乘法次...
- FPGA（Field-Programmable Gate Array），即现场可编程门阵列，它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。对于时序如何用FPGA来分析与设计，本文将详细介绍。 基本的电子系统如图 1所示，一般自己的设计都需要时序分析，如图 1所示的Design，上部分为时序组... FPGA（Field-Programmable Gate Array），即现场可编程门阵列，它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。对于时序如何用FPGA来分析与设计，本文将详细介绍。 基本的电子系统如图 1所示，一般自己的设计都需要时序分析，如图 1所示的Design，上部分为时序组...
- 一、赛灵思7系列FPGA相关 1.1 Xilinx_7Series_FPGA高速收发器使用学习—概述与参考时钟篇 1.2 Xilinx-7Series-FPGA高速收发器使用学习—TX发送端介绍 1.3 賽灵思GTH/GTX内核使用--1 ... 一、赛灵思7系列FPGA相关 1.1 Xilinx_7Series_FPGA高速收发器使用学习—概述与参考时钟篇 1.2 Xilinx-7Series-FPGA高速收发器使用学习—TX发送端介绍 1.3 賽灵思GTH/GTX内核使用--1 ...
- 这部分描述滤波器以及如何在FIR滤波器的IP核设计中优化它们的使用。 滤波器的对称性（Filter Symmetry） 很多滤波器的单位脉冲响应拥有明显的对称性，通常可以利用这种对称性来最小化算术要求并产生区域有效的滤波器实现。 图3-13显示了9抽头对称FIR滤波器的脉冲响应。 奇数个系数的情况 如何实现这个滤波器呢？ Instead of implemen... 这部分描述滤波器以及如何在FIR滤波器的IP核设计中优化它们的使用。 滤波器的对称性（Filter Symmetry） 很多滤波器的单位脉冲响应拥有明显的对称性，通常可以利用这种对称性来最小化算术要求并产生区域有效的滤波器实现。 图3-13显示了9抽头对称FIR滤波器的脉冲响应。 奇数个系数的情况 如何实现这个滤波器呢？ Instead of implemen...
- 之前仔细的记录过一次PWM蜂鸣器的实验，见博文：全过程实现一个最简单的FPGA项目之PWM蜂鸣器控制，这里就不再仔细的写下全过程了，因为都是一样的过程，只记录一下做这个小实验的思路即可。 3-8译码器实验 SW3 SW6，SW5，SW4 复位 点亮LED X X,X,X 0 全灭 OFF X,X,X 1 全灭 ON OFF,OFF,OFF 1... 之前仔细的记录过一次PWM蜂鸣器的实验，见博文：全过程实现一个最简单的FPGA项目之PWM蜂鸣器控制，这里就不再仔细的写下全过程了，因为都是一样的过程，只记录一下做这个小实验的思路即可。 3-8译码器实验 SW3 SW6，SW5，SW4 复位 点亮LED X X,X,X 0 全灭 OFF X,X,X 1 全灭 ON OFF,OFF,OFF 1...
- 滤波器原理：滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路，被广泛用于通信系统和信号处理系统中。从功能角度，数字滤波器对输入离散信号的数字代码进行运算处理，以达到滤除频带外信号的目的。 有限冲激响应（FIR）滤波器就是一种常用的数字滤波器，采用对已输入样值的加权和来形成它的输出。其系统函数为： 其中表示延时一个时钟周期，表示延时两个周期。 传统的单速率 F... 滤波器原理：滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路，被广泛用于通信系统和信号处理系统中。从功能角度，数字滤波器对输入离散信号的数字代码进行运算处理，以达到滤除频带外信号的目的。 有限冲激响应（FIR）滤波器就是一种常用的数字滤波器，采用对已输入样值的加权和来形成它的输出。其系统函数为： 其中表示延时一个时钟周期，表示延时两个周期。 传统的单速率 F...
- 目录 背景 BUFG BUFGCE BUFGCE_1 BUFGMUX and BUFGMUX_1 BUFGP BUFH BUFIO2 BUFIO2FB 背景 在数据手册 Spartan-6 Libraries Guide for HDL Designs中看到了有关buffer的一些介绍，这里就根据掌握简记之。 从手册的开头声... 目录 背景 BUFG BUFGCE BUFGCE_1 BUFGMUX and BUFGMUX_1 BUFGP BUFH BUFIO2 BUFIO2FB 背景 在数据手册 Spartan-6 Libraries Guide for HDL Designs中看到了有关buffer的一些介绍，这里就根据掌握简记之。 从手册的开头声...
- FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。... FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。...
- 目录 背景 CLB布局（CLB Arrangement） ASMBL Architecture CLB Slices CLB/Slice Configurations Slice Description Look-Up Table (LUT) Storage Elements Control Signals 背景 本博文是上篇博文的续集：Xilinx®... 目录 背景 CLB布局（CLB Arrangement） ASMBL Architecture CLB Slices CLB/Slice Configurations Slice Description Look-Up Table (LUT) Storage Elements Control Signals 背景 本博文是上篇博文的续集：Xilinx®...
- 1.3再深入一点的了解CLB 这个图有点大，但是太经典了，搞得我不得不放弃扔掉它的想法。是不是有人已经看迷糊了。那咱就慢慢的清晰呗。有时候也不一定要一开始明白，如果一开始明白，那么会越来越糊涂。 那么这个是啥？这个就是一个Slice，这个Slice由几部分组成，4个六输入查找表，很多的复用器（multiplexers），一条自下而上的进位链（这个进... 1.3再深入一点的了解CLB 这个图有点大，但是太经典了，搞得我不得不放弃扔掉它的想法。是不是有人已经看迷糊了。那咱就慢慢的清晰呗。有时候也不一定要一开始明白，如果一开始明白，那么会越来越糊涂。 那么这个是啥？这个就是一个Slice，这个Slice由几部分组成，4个六输入查找表，很多的复用器（multiplexers），一条自下而上的进位链（这个进...
- 多项抽取滤波器的基本原理：根据等式3-1，将一组N个原型滤波器系数映射到M个多相子滤波器中，映射关系如下： 图3-26显示了多相抽取滤波器选项，它实现了计算效率高的M-to-1多相抽取滤波器。 如上图，多相子滤波器从第M个开始逐个以输出采样x(n)作为输入，到第一个输入后完成一轮循环，即将M个采样分别送入M个多相子滤波器后，开始得到输出，输出为... 多项抽取滤波器的基本原理：根据等式3-1，将一组N个原型滤波器系数映射到M个多相子滤波器中，映射关系如下： 图3-26显示了多相抽取滤波器选项，它实现了计算效率高的M-to-1多相抽取滤波器。 如上图，多相子滤波器从第M个开始逐个以输出采样x(n)作为输入，到第一个输入后完成一轮循环，即将M个采样分别送入M个多相子滤波器后，开始得到输出，输出为...
- 一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户... 一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户...
- 目录 MATLAB操作 Vivado操作 MATLAB操作 在matlab中命令窗口中输入：filterDesigner，设计如下参数的带通滤波器； 在左侧第三个功能设置：Set quantization parameters，选择Filter arithmetic为Fixed-point，由于只是测试，参数保持默认即可。 在菜单栏中选... 目录 MATLAB操作 Vivado操作 MATLAB操作 在matlab中命令窗口中输入：filterDesigner，设计如下参数的带通滤波器； 在左侧第三个功能设置：Set quantization parameters，选择Filter arithmetic为Fixed-point，由于只是测试，参数保持默认即可。 在菜单栏中选...
- MCB模块 Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和LPDDR（移动DDR）。Spartan-6器件为专用MCB模块提供了高达800Mbit/s 的数据速率，并且其存储器接口性能是上一代和竞争低成本FPGA 解决方案的2 倍。使用专用存储器控制器还有很多功耗节省优势，特别... MCB模块 Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和LPDDR（移动DDR）。Spartan-6器件为专用MCB模块提供了高达800Mbit/s 的数据速率，并且其存储器接口性能是上一代和竞争低成本FPGA 解决方案的2 倍。使用专用存储器控制器还有很多功耗节省优势，特别...
上滑加载中
推荐直播
-
大模型Prompt工程深度实践2025/02/24 周一 16:00-17:30
盖伦 华为云学堂技术讲师
如何让大模型精准理解开发需求并生成可靠输出？本期直播聚焦大模型Prompt工程核心技术：理解大模型推理基础原理，关键采样参数定义，提示词撰写关键策略及Prompt工程技巧分享。
回顾中 -
华为云 x DeepSeek：AI驱动云上应用创新2025/02/26 周三 16:00-18:00
华为云 AI专家大咖团
在 AI 技术飞速发展之际，DeepSeek 备受关注。它凭借哪些技术与理念脱颖而出？华为云与 DeepSeek 合作，将如何重塑产品与应用模式，助力企业数字化转型？在华为开发者空间，怎样高效部署 DeepSeek，搭建专属服务器？基于华为云平台，又该如何挖掘 DeepSeek 潜力，实现智能化升级？本期直播围绕DeepSeek在云上的应用案例，与DTSE布道师们一起探讨如何利用AI 驱动云上应用创新。
去报名
热门标签