- 前言 本文首发：FPGA的设计艺术（5）STA实战之时钟偏斜对建立保持时间的影响以及时序报告分析。 STA回顾 70年代的时序是通过Spice仿真执行的。80年代的时序包括在Verilog仿真中，以确定设计是否足够快。两种方法都存在两个问题（动态时序）： 1）分析仅与仿真一样–仅在仿真执行的情况下才发现问题 2）逻辑仿真慢5到10倍 静态时序更全面，通过计算设计... 前言 本文首发：FPGA的设计艺术（5）STA实战之时钟偏斜对建立保持时间的影响以及时序报告分析。 STA回顾 70年代的时序是通过Spice仿真执行的。80年代的时序包括在Verilog仿真中，以确定设计是否足够快。两种方法都存在两个问题（动态时序）： 1）分析仅与仿真一样–仅在仿真执行的情况下才发现问题 2）逻辑仿真慢5到10倍 静态时序更全面，通过计算设计...
- 文章目录 前言FPGA设计的上板调试“实践是检验真理的唯一标准”如何解决问题如何找到问题“时间是检验真理的第二标准” 项目总结、备份与后期维护 前言 上板调试几乎是项目的尾声了，这一步是检验最终成果的时候，可是这一步却不像想象的那么容易，耗时耗力，莫名其妙的bug折磨着你，考验FPGA开发者的心智。再加上抱怨，可能会导致一个人的崩溃。哈哈，本人就曾被... 文章目录 前言FPGA设计的上板调试“实践是检验真理的唯一标准”如何解决问题如何找到问题“时间是检验真理的第二标准” 项目总结、备份与后期维护 前言 上板调试几乎是项目的尾声了，这一步是检验最终成果的时候，可是这一步却不像想象的那么容易，耗时耗力，莫名其妙的bug折磨着你，考验FPGA开发者的心智。再加上抱怨，可能会导致一个人的崩溃。哈哈，本人就曾被...
- 文章目录 前言提高设计的重用性构建自己的IP库提高设计的易改性常量参数化模块设计结构参数化模块设计总线参数化规模参数化功能参数化 参数化设计的参数管理与组织参数相关性可传递的模块参数化例化参数文件结构 前言 本文节选自《FPGA之道》。 提高设计的重用性 如果打算长期从事FPGA项目开发的话，那么你总不希望自己之前花了那么多精力编写、仿真... 文章目录 前言提高设计的重用性构建自己的IP库提高设计的易改性常量参数化模块设计结构参数化模块设计总线参数化规模参数化功能参数化 参数化设计的参数管理与组织参数相关性可传递的模块参数化例化参数文件结构 前言 本文节选自《FPGA之道》。 提高设计的重用性 如果打算长期从事FPGA项目开发的话，那么你总不希望自己之前花了那么多精力编写、仿真...
- 博文目录 写在前面正文原理Verilog实现仿真测试代码提示 参考资料交个朋友 写在前面 相关博文 博客首页 注：学习交流使用！ 正文 原理 线性反馈移位寄存器（LFSR）的英文全称为：Linear Feedback Shift Register。 赛灵思公司的高速串口IP核示例程序经常以LFSR为例，例如Aurora IP的例子程序： /... 博文目录 写在前面正文原理Verilog实现仿真测试代码提示 参考资料交个朋友 写在前面 相关博文 博客首页 注：学习交流使用！ 正文 原理 线性反馈移位寄存器（LFSR）的英文全称为：Linear Feedback Shift Register。 赛灵思公司的高速串口IP核示例程序经常以LFSR为例，例如Aurora IP的例子程序： /...
- 前言 注：本文首发自FPGA逻辑设计回顾（1）新手易犯的逻辑综合错误之always块 本文中用到了如下的小标题： “心中有路”与综合推断“心中无路”与无从推断 这里所谓的路就是电路的意思，意思是逻辑工程师使用Verilog设计电路时要注重硬件思维，而不是软件编程。 心中有电路，在你使用RTL语言设计电路的时候，才能设计出综合工具能够推断出的具体硬件电路与之对应，... 前言 注：本文首发自FPGA逻辑设计回顾（1）新手易犯的逻辑综合错误之always块 本文中用到了如下的小标题： “心中有路”与综合推断“心中无路”与无从推断 这里所谓的路就是电路的意思，意思是逻辑工程师使用Verilog设计电路时要注重硬件思维，而不是软件编程。 心中有电路，在你使用RTL语言设计电路的时候，才能设计出综合工具能够推断出的具体硬件电路与之对应，...
- 文章目录 前言HDL中的常用约束示例保持约束keepkeep_hierarchy 前言 这一节的内容很有意思也很有用，对于我们主动地操作我们的Verilog代码很有帮助。众所周知，通过设置工具的综合策略，实现策略等也可以实现对综合以及实现的操作，但这是对于整体地、宏观地操作，如果我们需要对其中的某些模块，某些功能进行操作，使其按照我们的想法来综合、实... 文章目录 前言HDL中的常用约束示例保持约束keepkeep_hierarchy 前言 这一节的内容很有意思也很有用，对于我们主动地操作我们的Verilog代码很有帮助。众所周知，通过设置工具的综合策略，实现策略等也可以实现对综合以及实现的操作，但这是对于整体地、宏观地操作，如果我们需要对其中的某些模块，某些功能进行操作，使其按照我们的想法来综合、实...
- 文章目录 前言DDR的前世SDRAMDDR的今生以及演变版本：DDR/DDR2/DDR3DDR/DDR2/DDR3/DDR4之间简单对比速度对比电压对比延迟对比预取差异电阻端接对比物理方面对比 前言 本篇作为有关DDR的相关知识的第一篇，先给出DDR的前生SDRAM以及演变DDR/DDR2/DDR3等的总体概念与区别，后面会细分技术细节。文章... 文章目录 前言DDR的前世SDRAMDDR的今生以及演变版本：DDR/DDR2/DDR3DDR/DDR2/DDR3/DDR4之间简单对比速度对比电压对比延迟对比预取差异电阻端接对比物理方面对比 前言 本篇作为有关DDR的相关知识的第一篇，先给出DDR的前生SDRAM以及演变DDR/DDR2/DDR3等的总体概念与区别，后面会细分技术细节。文章...
- 文章目录 写在前面正文宏定义文件包含条件编译条件生成语句问题回顾 参考资料交个朋友 写在前面 相关博文 博客首页 注：学习交流使用！ 正文 看稍微复杂一点的IP Core以及模块等 ，都会遇到大量的编译预处理语句，它和参数定义语句通常都是为了模块复用以及增强代码可读性等等。 `define 与localparam和parameter最大的区别就... 文章目录 写在前面正文宏定义文件包含条件编译条件生成语句问题回顾 参考资料交个朋友 写在前面 相关博文 博客首页 注：学习交流使用！ 正文 看稍微复杂一点的IP Core以及模块等 ，都会遇到大量的编译预处理语句，它和参数定义语句通常都是为了模块复用以及增强代码可读性等等。 `define 与localparam和parameter最大的区别就...
- 文章目录 前言正确的变量访问思路变量访问思路概述访问思路简述写变量注意事项读变量注意事项 赋值冲突两个以上并行语句赋值冲突两个以上串行语句赋值冲突组合并行语句内串行语句的赋值冲突时序并行语句内串行语句的赋值冲突利用赋值冲突编写代码 总线是怎么回事？总线的基本概念介绍总线实现形式之选择器原理简介示例代码 总线实现形式之三态门原理简介赋值冲突？示例代码 ... 文章目录 前言正确的变量访问思路变量访问思路概述访问思路简述写变量注意事项读变量注意事项 赋值冲突两个以上并行语句赋值冲突两个以上串行语句赋值冲突组合并行语句内串行语句的赋值冲突时序并行语句内串行语句的赋值冲突利用赋值冲突编写代码 总线是怎么回事？总线的基本概念介绍总线实现形式之选择器原理简介示例代码 总线实现形式之三态门原理简介赋值冲突？示例代码 ...
- 文章目录 前言FPGA芯片的配置方法主动配置模式被动配置模式JTAG配置模式 前言 Xilinx公司FPGA芯片的配置方法在调试阶段可以通过JTAG的方式将bit流文件烧写（编程）进FPGA芯片进行配置，当硬件设计成熟后可以通过固话进Flash的方式进行开机自启。 至于为什么固化进Flash里面即可实现开机自启，下面的内容会给出回答。 如果产品... 文章目录 前言FPGA芯片的配置方法主动配置模式被动配置模式JTAG配置模式 前言 Xilinx公司FPGA芯片的配置方法在调试阶段可以通过JTAG的方式将bit流文件烧写（编程）进FPGA芯片进行配置，当硬件设计成熟后可以通过固话进Flash的方式进行开机自启。 至于为什么固化进Flash里面即可实现开机自启，下面的内容会给出回答。 如果产品...
- 前言 大家都知道HDL是逻辑设计的语言，FPGA开发是一种硬件开发的行为，但由于我们平时也使用某种类似软件的方式管理项目，并且类似软件的行为来编码，大多数人还是会误会？你是不是在搞软件？ 对于这种问题，我从来都是尴尬一笑，我是做逻辑的。或者说我是做FPGA开发的？但貌似这种回答并不能说明什么问题？我明明看到你在写代码，你三个大屏幕上都是密密麻麻的代码，这是做硬件或者... 前言 大家都知道HDL是逻辑设计的语言，FPGA开发是一种硬件开发的行为，但由于我们平时也使用某种类似软件的方式管理项目，并且类似软件的行为来编码，大多数人还是会误会？你是不是在搞软件？ 对于这种问题，我从来都是尴尬一笑，我是做逻辑的。或者说我是做FPGA开发的？但貌似这种回答并不能说明什么问题？我明明看到你在写代码，你三个大屏幕上都是密密麻麻的代码，这是做硬件或者...
- 前言 注：本文首发易百纳技术社区，文章链接：FPGA的设计艺术（2）FPGA开发流程 本文介绍整个FPGA设计流程以及设计FPGA所需的各个步骤-从一开始到可以将设计下载到FPGA的阶段。但是在此之前，让我们首先非常快速地介绍FPGA技术。 现场可编程门阵列（FPGA）是一种半导体器件，包含逻辑块，这些逻辑块被编程为执行一组特定的功能。这些可编程逻辑块在互连矩阵的... 前言 注：本文首发易百纳技术社区，文章链接：FPGA的设计艺术（2）FPGA开发流程 本文介绍整个FPGA设计流程以及设计FPGA所需的各个步骤-从一开始到可以将设计下载到FPGA的阶段。但是在此之前，让我们首先非常快速地介绍FPGA技术。 现场可编程门阵列（FPGA）是一种半导体器件，包含逻辑块，这些逻辑块被编程为执行一组特定的功能。这些可编程逻辑块在互连矩阵的...
- 文章目录 前言数字电路中的隐患寄存器输出的不稳定态单触发器寄存器多触发器寄存器不稳定态对数字电路的影响特定情况下去除不稳定态的方法消除不稳定态的原理格雷码简介常用的格雷码编、解码方法从自然二进制码到格雷码从格雷码到自然二进制码 从卡诺图看格雷码编码的非唯一性采用格雷码消除不稳定态 前言 了解数字电路中的隐患十分有必要，只有对此了如指掌，才能在实际问题... 文章目录 前言数字电路中的隐患寄存器输出的不稳定态单触发器寄存器多触发器寄存器不稳定态对数字电路的影响特定情况下去除不稳定态的方法消除不稳定态的原理格雷码简介常用的格雷码编、解码方法从自然二进制码到格雷码从格雷码到自然二进制码 从卡诺图看格雷码编码的非唯一性采用格雷码消除不稳定态 前言 了解数字电路中的隐患十分有必要，只有对此了如指掌，才能在实际问题...
- 文章目录 前言位宽转换分布式ram资源的FIFO不能变换位宽Block RAM资源可以变化位宽Builtin FIFO资源不能变化位宽 FIFO 安全电路FIFO消耗资源输出延迟Read Latency为1的含义Read Latency为2的含义 FIFO 读写计数器的含义写计数器读计数器 前言 FIFO？ 还是FIFO IP核？这也需要写总... 文章目录 前言位宽转换分布式ram资源的FIFO不能变换位宽Block RAM资源可以变化位宽Builtin FIFO资源不能变化位宽 FIFO 安全电路FIFO消耗资源输出延迟Read Latency为1的含义Read Latency为2的含义 FIFO 读写计数器的含义写计数器读计数器 前言 FIFO？ 还是FIFO IP核？这也需要写总...
- 文章目录 前言脉冲反馈展宽同步器技术补充说明RTL代码行为仿真低电平脉冲的展宽处理 切换同步器的原理与实现RTL实现 前言 本文首发自：FPGA逻辑设计回顾（8）单比特信号的CDC处理方式之Toggle同步器 本文作为本系列CDC的最后一篇吧，作为前几篇有关CDC处理的文章的补充，本文所要介绍的同步器适用场景是：单比特信号的同步处理，且可以用... 文章目录 前言脉冲反馈展宽同步器技术补充说明RTL代码行为仿真低电平脉冲的展宽处理 切换同步器的原理与实现RTL实现 前言 本文首发自：FPGA逻辑设计回顾（8）单比特信号的CDC处理方式之Toggle同步器 本文作为本系列CDC的最后一篇吧，作为前几篇有关CDC处理的文章的补充，本文所要介绍的同步器适用场景是：单比特信号的同步处理，且可以用...
上滑加载中
推荐直播
-
在昇腾云上部署使用DeepSeek2025/02/14 周五 16:30-18:00
Hao-资深昇腾云解决方案专家
昇腾云上有多种方法部署DeepSeek，讲师一步步演示，解析配置参数的含义和推荐的选择。学完一起动手搭建自己的DeepSeek环境吧！
回顾中
热门标签