- 文章目录 前言Verilog初始化Verilog的操作符号Verilog赋值运算符连续赋值符号阻塞赋值符号非阻塞赋值符号映射赋值符号位置赋值 Verilog按位运算符~&|^~^ Verilog归约运算符&~&|~|^~^ Verilog算数运算符+-*/%** Verilog关系运算符Verilog逻辑运算符Verilog迭代连接运算符... 文章目录 前言Verilog初始化Verilog的操作符号Verilog赋值运算符连续赋值符号阻塞赋值符号非阻塞赋值符号映射赋值符号位置赋值 Verilog按位运算符~&|^~^ Verilog归约运算符&~&|~|^~^ Verilog算数运算符+-*/%** Verilog关系运算符Verilog逻辑运算符Verilog迭代连接运算符...
- 文章目录 前言双阈值标准TTLLVTTLLVTTL3V3LVTTL2V5 CMOSLVCOMSLVCOMS3V3LVCOMS2V5LVCOMS1V8LVCOMS1V5LVCOMS1V2 LVDSRS232RS485不同标准之间能否混连？ 前言 我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，L... 文章目录 前言双阈值标准TTLLVTTLLVTTL3V3LVTTL2V5 CMOSLVCOMSLVCOMS3V3LVCOMS2V5LVCOMS1V8LVCOMS1V5LVCOMS1V2 LVDSRS232RS485不同标准之间能否混连？ 前言 我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，L...
- 文章目录 前言设计的分类按功能分按面向分按速度和规模分按速度分按规模分按速度、规模分 前言 本文摘自《FPGA之道》，一看来学习下作者的看法。 设计的分类 抛开应用背景、科研领域不谈，单从FPGA设计本身的一些特性出发，就可以将它划分成若干个基本类别。在动手用HDL代码实现FPGA设计之前，最好先分析一下待实现的FPGA设计具有哪一个或者哪... 文章目录 前言设计的分类按功能分按面向分按速度和规模分按速度分按规模分按速度、规模分 前言 本文摘自《FPGA之道》，一看来学习下作者的看法。 设计的分类 抛开应用背景、科研领域不谈，单从FPGA设计本身的一些特性出发，就可以将它划分成若干个基本类别。在动手用HDL代码实现FPGA设计之前，最好先分析一下待实现的FPGA设计具有哪一个或者哪...
- 文章目录 前言VHDL的并行语句VHDL直接信号赋值语句VHDL条件式信号设置语句VHDL选择式信号设置语句VHDL进程语句时钟事件表示方法纯组合process纯时序process具有同步复位的process具有异步复位的process具有混合复位的processVHDL块语句VHDL元件例化语句VHDL生成语句条件生成VHDL函数调用语句 前言... 文章目录 前言VHDL的并行语句VHDL直接信号赋值语句VHDL条件式信号设置语句VHDL选择式信号设置语句VHDL进程语句时钟事件表示方法纯组合process纯时序process具有同步复位的process具有异步复位的process具有混合复位的processVHDL块语句VHDL元件例化语句VHDL生成语句条件生成VHDL函数调用语句 前言...
- 博文目录 写在前面正文同步FIFO回顾$clog2()系统函数使用综合属性控制资源使用 异步FIFO设计FIFO用途回顾异步FIFO原理回顾异步FIFO设计异步FIFO仿真 参考资料交个朋友 写在前面 一开始是想既然是极简教程，就应该只给出FIFO的概念，没想到还是给出了同步以及异步FIFO的设计，要不然总感觉内容不完整，也好，自己设计的FIF... 博文目录 写在前面正文同步FIFO回顾$clog2()系统函数使用综合属性控制资源使用 异步FIFO设计FIFO用途回顾异步FIFO原理回顾异步FIFO设计异步FIFO仿真 参考资料交个朋友 写在前面 一开始是想既然是极简教程，就应该只给出FIFO的概念，没想到还是给出了同步以及异步FIFO的设计，要不然总感觉内容不完整，也好，自己设计的FIF...
- 文章目录 Aurora IP核介绍整体介绍大小端Framing or Streaming User Interfaceframing 接口介绍framing 结构几个frame的例子streaming接口介绍Streaming接口发送数据实例streaming接口接受数据实例 写在最后同行邀请参考资料 Aurora IP核介绍 整体介绍 FP... 文章目录 Aurora IP核介绍整体介绍大小端Framing or Streaming User Interfaceframing 接口介绍framing 结构几个frame的例子streaming接口介绍Streaming接口发送数据实例streaming接口接受数据实例 写在最后同行邀请参考资料 Aurora IP核介绍 整体介绍 FP...
- 文章目录 前言开发板制作 前言 学习FPGA的初期，我们习惯到网上买一款FPGA开发板，这是新手学习FPGA开发的最佳途径，负责任的开发板制作者会提供相应的教程供练习，毕竟能动手操作上板子才是真正玩过FPGA，纸上谈兵始终是难以成长起来的。 但在高校或者研究所等场合更多的是跟着负责人或者导师自己制作FPGA开发板以适应项目需求。 上面提供的两种方式也... 文章目录 前言开发板制作 前言 学习FPGA的初期，我们习惯到网上买一款FPGA开发板，这是新手学习FPGA开发的最佳途径，负责任的开发板制作者会提供相应的教程供练习，毕竟能动手操作上板子才是真正玩过FPGA，纸上谈兵始终是难以成长起来的。 但在高校或者研究所等场合更多的是跟着负责人或者导师自己制作FPGA开发板以适应项目需求。 上面提供的两种方式也...
- 文章目录 前言提高设计的自测性增加测试管脚状态寄存器集虚拟示波器ChipScope&SignalTap自己编写VirtualScope 编写激励发生测试模块 前言 本文节选自《FPGA之道》。 提高设计的自测性 也许在FPGA设计的板级测试之前，我们已经做了充分的功能和时序仿真，但是仿真毕竟是仿真，它与实际情况之间还是或多或少的存在一定的... 文章目录 前言提高设计的自测性增加测试管脚状态寄存器集虚拟示波器ChipScope&SignalTap自己编写VirtualScope 编写激励发生测试模块 前言 本文节选自《FPGA之道》。 提高设计的自测性 也许在FPGA设计的板级测试之前，我们已经做了充分的功能和时序仿真，但是仿真毕竟是仿真，它与实际情况之间还是或多或少的存在一定的...
- 文章目录 前言多比特信号跨时钟域处理的场景与方案MUX同步器参考资料 前言 信号的跨时钟传输的方法很多，在上篇专栏中，就说了两种有关单比特脉冲信号的跨时钟域传输问题，FPGA逻辑设计回顾（4）亚稳态与单比特脉冲信号的CDC处理问题，建议大家看看，后面我还会扩展更多的方法。本篇承接上一篇文章，和单比特有点关系，但是是一种处理多比特信号的跨时钟域方... 文章目录 前言多比特信号跨时钟域处理的场景与方案MUX同步器参考资料 前言 信号的跨时钟传输的方法很多，在上篇专栏中，就说了两种有关单比特脉冲信号的跨时钟域传输问题，FPGA逻辑设计回顾（4）亚稳态与单比特脉冲信号的CDC处理问题，建议大家看看，后面我还会扩展更多的方法。本篇承接上一篇文章，和单比特有点关系，但是是一种处理多比特信号的跨时钟域方...
- 前言 本文首发：FPGA的设计艺术（3）静态时序分析，我的易百纳技术社区专栏。 同行邀请消息：FPGA/IC Technology Exchange 什么是静态时序分析（STA）？ 静态时序分析介绍 静态时序分析（STA）是一种通过检查所有可能的路径是否存在时序违规来验证设计时序性能的方法。 STA将设计分解为时序路径，计算沿每个路径的信号传播延迟，并检查设计... 前言 本文首发：FPGA的设计艺术（3）静态时序分析，我的易百纳技术社区专栏。 同行邀请消息：FPGA/IC Technology Exchange 什么是静态时序分析（STA）？ 静态时序分析介绍 静态时序分析（STA）是一种通过检查所有可能的路径是否存在时序违规来验证设计时序性能的方法。 STA将设计分解为时序路径，计算沿每个路径的信号传播延迟，并检查设计...
- 博文目录 写在前面正文什么是D锁存器？锁存器是如何生成的？如何避免生成锁存器？ 参考资料交个朋友 写在前面 个人微信公众号： FPGA LAB个人博客首页注：学习交流使用！ 本文我们将讨论两个问题： 什么是锁存器？如何避免生成锁存器？ 正文 在FPGA设计中永远不要使用锁存器！但好像没人在FPGA设计中故意设计锁存器，那为什么要讨论锁... 博文目录 写在前面正文什么是D锁存器？锁存器是如何生成的？如何避免生成锁存器？ 参考资料交个朋友 写在前面 个人微信公众号： FPGA LAB个人博客首页注：学习交流使用！ 本文我们将讨论两个问题： 什么是锁存器？如何避免生成锁存器？ 正文 在FPGA设计中永远不要使用锁存器！但好像没人在FPGA设计中故意设计锁存器，那为什么要讨论锁...
- 前言 本文首发：FPGA的设计艺术（5）STA实战之时钟偏斜对建立保持时间的影响以及时序报告分析。 STA回顾 70年代的时序是通过Spice仿真执行的。80年代的时序包括在Verilog仿真中，以确定设计是否足够快。两种方法都存在两个问题（动态时序）： 1）分析仅与仿真一样–仅在仿真执行的情况下才发现问题 2）逻辑仿真慢5到10倍 静态时序更全面，通过计算设计... 前言 本文首发：FPGA的设计艺术（5）STA实战之时钟偏斜对建立保持时间的影响以及时序报告分析。 STA回顾 70年代的时序是通过Spice仿真执行的。80年代的时序包括在Verilog仿真中，以确定设计是否足够快。两种方法都存在两个问题（动态时序）： 1）分析仅与仿真一样–仅在仿真执行的情况下才发现问题 2）逻辑仿真慢5到10倍 静态时序更全面，通过计算设计...
- 文章目录 前言FPGA设计的上板调试“实践是检验真理的唯一标准”如何解决问题如何找到问题“时间是检验真理的第二标准” 项目总结、备份与后期维护 前言 上板调试几乎是项目的尾声了，这一步是检验最终成果的时候，可是这一步却不像想象的那么容易，耗时耗力，莫名其妙的bug折磨着你，考验FPGA开发者的心智。再加上抱怨，可能会导致一个人的崩溃。哈哈，本人就曾被... 文章目录 前言FPGA设计的上板调试“实践是检验真理的唯一标准”如何解决问题如何找到问题“时间是检验真理的第二标准” 项目总结、备份与后期维护 前言 上板调试几乎是项目的尾声了，这一步是检验最终成果的时候，可是这一步却不像想象的那么容易，耗时耗力，莫名其妙的bug折磨着你，考验FPGA开发者的心智。再加上抱怨，可能会导致一个人的崩溃。哈哈，本人就曾被...
- 文章目录 前言提高设计的重用性构建自己的IP库提高设计的易改性常量参数化模块设计结构参数化模块设计总线参数化规模参数化功能参数化 参数化设计的参数管理与组织参数相关性可传递的模块参数化例化参数文件结构 前言 本文节选自《FPGA之道》。 提高设计的重用性 如果打算长期从事FPGA项目开发的话，那么你总不希望自己之前花了那么多精力编写、仿真... 文章目录 前言提高设计的重用性构建自己的IP库提高设计的易改性常量参数化模块设计结构参数化模块设计总线参数化规模参数化功能参数化 参数化设计的参数管理与组织参数相关性可传递的模块参数化例化参数文件结构 前言 本文节选自《FPGA之道》。 提高设计的重用性 如果打算长期从事FPGA项目开发的话，那么你总不希望自己之前花了那么多精力编写、仿真...
- 博文目录 写在前面正文原理Verilog实现仿真测试代码提示 参考资料交个朋友 写在前面 相关博文 博客首页 注：学习交流使用！ 正文 原理 线性反馈移位寄存器（LFSR）的英文全称为：Linear Feedback Shift Register。 赛灵思公司的高速串口IP核示例程序经常以LFSR为例，例如Aurora IP的例子程序： /... 博文目录 写在前面正文原理Verilog实现仿真测试代码提示 参考资料交个朋友 写在前面 相关博文 博客首页 注：学习交流使用！ 正文 原理 线性反馈移位寄存器（LFSR）的英文全称为：Linear Feedback Shift Register。 赛灵思公司的高速串口IP核示例程序经常以LFSR为例，例如Aurora IP的例子程序： /...
上滑加载中
推荐直播
-
华为云码道-玩转OpenClaw，在线养虾2026/03/11 周三 19:00-21:00
刘昱，华为云高级工程师/谈心，华为云技术专家/李海仑，上海圭卓智能科技有限公司CEO
OpenClaw 火爆开发者圈，华为云码道最新推出 Skill ——开发者只需输入一句口令，即可部署一个功能完整的「小龙虾」智能体。直播带你玩转华为云码道，玩转OpenClaw
回顾中 -
华为云码道-AI时代应用开发利器2026/03/18 周三 19:00-20:00
童得力，华为云开发者生态运营总监/姚圣伟，华为云HCDE开发者专家
本次直播由华为专家带你实战应用开发，看华为云码道(CodeArts)代码智能体如何在AI时代让你的创意应用快速落地。更有华为云HCDE开发者专家带你用码道玩转JiuwenClaw，让小艺成为你的AI助理。
回顾中 -
Skill 构建 × 智能创作：基于华为云码道的 AI 内容生产提效方案2026/03/25 周三 19:00-20:00
余伟，华为云软件研发工程师/万邵业（万少），华为云HCDE开发者专家
本次直播带来两大实战：华为云码道 Skill-Creator 手把手搭建专属知识库 Skill；如何用码道提效 OpenClaw 小说文本，打造从大纲到成稿的 AI 原创小说全链路。技术干货 + OPC创作思路，一次讲透！
回顾中
热门标签