- 这是一个及其简单的案例，按下key点亮led，为什么还要补充呢？ 1. 输入和输出 2. 数字量 /***************************************************************************** * 头文件 * **************************************************... 这是一个及其简单的案例，按下key点亮led，为什么还要补充呢？ 1. 输入和输出 2. 数字量 /***************************************************************************** * 头文件 * **************************************************...
- 文章目录 写在前面正文线性与开关线性稳压器开关稳压器其他类型的功率IC结论 写在前面 原文链接：Introduction to Power Management: Voltage Regulator ICs 承接上文：IC基础知识（3）通用模拟，数字和混合信号集成电路 专题目录：电子、信息、半导体科普知识 博客主页：李锐博恩 注：知识搬运，侵... 文章目录 写在前面正文线性与开关线性稳压器开关稳压器其他类型的功率IC结论 写在前面 原文链接：Introduction to Power Management: Voltage Regulator ICs 承接上文：IC基础知识（3）通用模拟，数字和混合信号集成电路 专题目录：电子、信息、半导体科普知识 博客主页：李锐博恩 注：知识搬运，侵...
- HML_FwLib_STC89适用于Linux和Windows，并且可以直接全功能支持STC89C52RC等芯片全部功能，并非如keil4的<reg52.h>或sdcc中<8052.h>的基本功能。 先看一段示例，如下程序符合现在主流的编程规范： /**************************************************... HML_FwLib_STC89适用于Linux和Windows，并且可以直接全功能支持STC89C52RC等芯片全部功能，并非如keil4的<reg52.h>或sdcc中<8052.h>的基本功能。 先看一段示例，如下程序符合现在主流的编程规范： /**************************************************...
- 文章目录 前言多相数据提取电路线路编码方案8B/10B编解码运行差异（Running Disparity）控制字符Comma 检测加扰技术 参考文献 前言 SERDES可以工作在多吉比特的速率，同样作为串行总线的SPI却常常在十兆或数十兆比特的速率，为何差别这么大呢？SERDES的特别之处在哪里？用了什么技术？这里来揭秘SERDES高速面纱！ ... 文章目录 前言多相数据提取电路线路编码方案8B/10B编解码运行差异（Running Disparity）控制字符Comma 检测加扰技术 参考文献 前言 SERDES可以工作在多吉比特的速率，同样作为串行总线的SPI却常常在十兆或数十兆比特的速率，为何差别这么大呢？SERDES的特别之处在哪里？用了什么技术？这里来揭秘SERDES高速面纱！ ...
- 文章目录 写在前面正文BJT交界处BJT电流放大BJT的类型回顾 交个朋友 写在前面 原文链接 worksheets 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 之所以命名双极结型晶体管（BJT）是因为其工作涉及两个载流子的传导：同一晶体中的电子和空穴。第一个双极晶体管是由威廉·肖克利（William Shockley），沃... 文章目录 写在前面正文BJT交界处BJT电流放大BJT的类型回顾 交个朋友 写在前面 原文链接 worksheets 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 之所以命名双极结型晶体管（BJT）是因为其工作涉及两个载流子的传导：同一晶体中的电子和空穴。第一个双极晶体管是由威廉·肖克利（William Shockley），沃...
- 实验四 矩阵键盘识别设计 设计要求： 对4×4矩阵式键盘电路的键值进行编码，编程实现在LCD液晶显示器上显示每个按键的“0－F”序号 电路设计： 软件代码: #include "hml/hml.h" #define uchar unsigned char#define uint unsigned int #define lcden P1_2#de... 实验四 矩阵键盘识别设计 设计要求： 对4×4矩阵式键盘电路的键值进行编码，编程实现在LCD液晶显示器上显示每个按键的“0－F”序号 电路设计： 软件代码: #include "hml/hml.h" #define uchar unsigned char#define uint unsigned int #define lcden P1_2#de...
- 文章目录 前言正文条件语句if语法硬件实现 循环语句foreverrepeatwhilefor 往期回顾参考资料及推荐关注 前言 硬件行为的实现离不开条件语句和其他控制逻辑流的方式。Verilog有一套控制流块和机制来实现。 它包括： if-elseforever looprepeat loopwhile loopfor loop 下面一一来说。... 文章目录 前言正文条件语句if语法硬件实现 循环语句foreverrepeatwhilefor 往期回顾参考资料及推荐关注 前言 硬件行为的实现离不开条件语句和其他控制逻辑流的方式。Verilog有一套控制流块和机制来实现。 它包括： if-elseforever looprepeat loopwhile loopfor loop 下面一一来说。...
- 说明：头文件为8052.h默认情况下不能使用P4口，需要添加如下代码，如使用P4_4： __sfr __at (0xE8) P4;__sbit __at (0xEC) P4_4; 如果用keil： sfr P4 = 0xe8;sbit P44 = P4^4; P4口接蜂鸣器 当然也可以使用固件库。 具体案例参考：https:... 说明：头文件为8052.h默认情况下不能使用P4口，需要添加如下代码，如使用P4_4： __sfr __at (0xE8) P4;__sbit __at (0xEC) P4_4; 如果用keil： sfr P4 = 0xe8;sbit P44 = P4^4; P4口接蜂鸣器 当然也可以使用固件库。 具体案例参考：https:...
- 博文目录 写在前面正文赋值语法reg类型变量赋值隐性连续赋值组合逻辑设计举例说明 参考资料交个朋友 写在前面 本系列相关博文链接： Verilog初级教程（7）Verilog模块例化以及悬空端口的处理 Verilog初级教程（6）Verilog模块与端口 Verilog初级教程（5）Verilog中的多维数组和存储器 Verilog初级教... 博文目录 写在前面正文赋值语法reg类型变量赋值隐性连续赋值组合逻辑设计举例说明 参考资料交个朋友 写在前面 本系列相关博文链接： Verilog初级教程（7）Verilog模块例化以及悬空端口的处理 Verilog初级教程（6）Verilog模块与端口 Verilog初级教程（5）Verilog中的多维数组和存储器 Verilog初级教...
- 说明：不使用PWM口，而是使用数字口和时延函数模拟，从而实现普通IO口对LED灯的亮度控制。 设备： LED灯 这个案例用于解释常见的一种设计思想：软解码和硬解码。 软解码：需要使用CPU实现； 硬解码：需要定时器等硬件支持。 程序： 循环演示 #include <8052.h> #define LSA P1_5 #defi... 说明：不使用PWM口，而是使用数字口和时延函数模拟，从而实现普通IO口对LED灯的亮度控制。 设备： LED灯 这个案例用于解释常见的一种设计思想：软解码和硬解码。 软解码：需要使用CPU实现； 硬解码：需要定时器等硬件支持。 程序： 循环演示 #include <8052.h> #define LSA P1_5 #defi...
- 这是数码管模拟波形的动态效果，但是代码中有些小bug，眼尖的可以发现哦。 直接上代码，课题上讲过了： /***************************************************************************** * 头文件 * *************************************************... 这是数码管模拟波形的动态效果，但是代码中有些小bug，眼尖的可以发现哦。 直接上代码，课题上讲过了： /***************************************************************************** * 头文件 * *************************************************...
- 前言 本文首发：FPGA的设计艺术（4）STA实战之不同时序路径的建立保持时间计算 STA定义 STA定义为：时序验证，可确保各种电路时序是否满足各种时序要求。 ASIC / FPGA设计流程中最重要和最具挑战性的方面之一是时序收敛。时序收敛可以看作是数字电路的时序验证。为时序而闭合的数字电路将以指定的频率工作（由设计人员在时序约束中定义），因此可以实现预期的P... 前言 本文首发：FPGA的设计艺术（4）STA实战之不同时序路径的建立保持时间计算 STA定义 STA定义为：时序验证，可确保各种电路时序是否满足各种时序要求。 ASIC / FPGA设计流程中最重要和最具挑战性的方面之一是时序收敛。时序收敛可以看作是数字电路的时序验证。为时序而闭合的数字电路将以指定的频率工作（由设计人员在时序约束中定义），因此可以实现预期的P...
- 前言 FPGA进行时序分析通常使用厂家的编译工具，进行时序分析，但是万变不离其宗，时序分析的知识通常都是通用的，原理都是一致的。下面根据SmartTime的资料来看下时序分析的实际操作是如何的，这在其他工具上通常也是可以找到的。适应工具，而不是让工具适应你！ 本文首发：易百纳技术社区，原文链接：FPGA的设计艺术（6）STA实战之SmartTime时序约束及分析示例（... 前言 FPGA进行时序分析通常使用厂家的编译工具，进行时序分析，但是万变不离其宗，时序分析的知识通常都是通用的，原理都是一致的。下面根据SmartTime的资料来看下时序分析的实际操作是如何的，这在其他工具上通常也是可以找到的。适应工具，而不是让工具适应你！ 本文首发：易百纳技术社区，原文链接：FPGA的设计艺术（6）STA实战之SmartTime时序约束及分析示例（...
- 前言 注：本文首发自FPGA逻辑设计回顾（3）多比特信号上升沿检测的设计方式与陷阱？ 在总结本文最后的多比特上升沿检测之前，我们先把备用知识讲清楚，摊开来，以免造成模糊不清的默许！ 逻辑运算符与位元运算符 从表面上来看，逻辑运算符与位元运算符之间的区别就是一个符号写法的问题，例如：&&，&，||，|，！，~ 事实上，我们应该真正的从含义上理... 前言 注：本文首发自FPGA逻辑设计回顾（3）多比特信号上升沿检测的设计方式与陷阱？ 在总结本文最后的多比特上升沿检测之前，我们先把备用知识讲清楚，摊开来，以免造成模糊不清的默许！ 逻辑运算符与位元运算符 从表面上来看，逻辑运算符与位元运算符之间的区别就是一个符号写法的问题，例如：&&，&，||，|，！，~ 事实上，我们应该真正的从含义上理...
- 文章目录 写在前面正文硅控整流器（SCR）回顾 参考资料交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 晶闸管是具有四个（或更多）交替的N-P-N-P层的双极导电半导体器件的广泛分类。 晶闸管包括：可控硅整流器（SCR），可控硅，可控硅开关，栅极截止开关（GTO），可控硅开关（SCS），交流二极管（... 文章目录 写在前面正文硅控整流器（SCR）回顾 参考资料交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 晶闸管是具有四个（或更多）交替的N-P-N-P层的双极导电半导体器件的广泛分类。 晶闸管包括：可控硅整流器（SCR），可控硅，可控硅开关，栅极截止开关（GTO），可控硅开关（SCS），交流二极管（...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
回顾中 -
关于RISC-V生态发展的思考2025/09/02 周二 17:00-18:00
中国科学院计算技术研究所副所长包云岗教授
中科院包云岗老师将在本次直播中，探讨处理器生态的关键要素及其联系，分享过去几年推动RISC-V生态建设实践过程中的经验与教训。
回顾中 -
一键搞定华为云万级资源，3步轻松管理企业成本2025/09/09 周二 15:00-16:00
阿言 华为云交易产品经理
本直播重点介绍如何一键续费万级资源，3步轻松管理成本，帮助提升日常管理效率！
回顾中
热门标签