- PyRobot: An Open Source Robotics Research Platform https://pyrobot.org 这里以机器人操作系统（ROS）为例，简要介绍一下。 为什么选用机器人操作系统？目的：通过标准消息等，控制任意机器人。 以Cozmo机器人为例： 启动Cozmo的ros2驱动： 2019-06-24 1... PyRobot: An Open Source Robotics Research Platform https://pyrobot.org 这里以机器人操作系统（ROS）为例，简要介绍一下。 为什么选用机器人操作系统？目的：通过标准消息等，控制任意机器人。 以Cozmo机器人为例： 启动Cozmo的ros2驱动： 2019-06-24 1...
- 文章目录 前言复位的设计为什么FPGA设计中要有复位复位方式的分类同步复位异步复位 复位的设计方法同步信号同步复位同步信号异步复位异步信号同步复位异步信号异步复位 复位高扇出的解决方案寄存器的复制正确的利用全局时钟树减少不必要的复位扇出 全局复位与局部复位 前言 复位设计在FPGA以及IC设计中，是一个十分重要的话题，关于这个话题，之前也作为重点总结... 文章目录 前言复位的设计为什么FPGA设计中要有复位复位方式的分类同步复位异步复位 复位的设计方法同步信号同步复位同步信号异步复位异步信号同步复位异步信号异步复位 复位高扇出的解决方案寄存器的复制正确的利用全局时钟树减少不必要的复位扇出 全局复位与局部复位 前言 复位设计在FPGA以及IC设计中，是一个十分重要的话题，关于这个话题，之前也作为重点总结...
- 博文目录 写在前面正文按顺序排列的端口连接按名称排列的端口连接未连接/悬空端口处理关于模块端口的说明 参考资料交个朋友 写在前面 此系列相关博文： Verilog初级教程（6）Verilog模块与端口 Verilog初级教程（5）Verilog中的多维数组和存储器 Verilog初级教程（4）Verilog中的标量与向量 Verilog初... 博文目录 写在前面正文按顺序排列的端口连接按名称排列的端口连接未连接/悬空端口处理关于模块端口的说明 参考资料交个朋友 写在前面 此系列相关博文： Verilog初级教程（6）Verilog模块与端口 Verilog初级教程（5）Verilog中的多维数组和存储器 Verilog初级教程（4）Verilog中的标量与向量 Verilog初...
- 说明：使用 STC89C52 设计入侵检测系统,给出方案和核心代码,需满足下列要求: 1. 发现入侵立刻开启 LED 闪烁警示 2. 入侵超过 5s 警报响起 3. 手动清除声光报警时,需输入安许可防密码 设备： 入侵检测示意 也可采用按键模拟入侵信号，具体程序如下所示。但一定要掌握流程图和小系统设计的一般思路方法。 使用ROS将入侵信号接入机器人物... 说明：使用 STC89C52 设计入侵检测系统,给出方案和核心代码,需满足下列要求: 1. 发现入侵立刻开启 LED 闪烁警示 2. 入侵超过 5s 警报响起 3. 手动清除声光报警时,需输入安许可防密码 设备： 入侵检测示意 也可采用按键模拟入侵信号，具体程序如下所示。但一定要掌握流程图和小系统设计的一般思路方法。 使用ROS将入侵信号接入机器人物...
- Vivado运行完Implementation后，Design Runs都会有如下的提示： 当然Timing Summary中也会有： 从上面的Design Timing Summary中可以看出，WNS以及TNS是针对Setup Time Check的，而WHS以及TNS是针对Hold Time Check的， Design Timing Su... Vivado运行完Implementation后，Design Runs都会有如下的提示： 当然Timing Summary中也会有： 从上面的Design Timing Summary中可以看出，WNS以及TNS是针对Setup Time Check的，而WHS以及TNS是针对Hold Time Check的， Design Timing Su...
- 上篇博文写了一些有关CMOS门电路的基础内容，相信认真看完，一定能画出各种CMOS门电路：CMOS门电路，这些是最常考的基础内容。 下面简单介绍一下其他概念题目： 1、 解释一下Vih，Vil，Vol，Voh，Vt。 这些是有关逻辑电平的一些概念： 输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电... 上篇博文写了一些有关CMOS门电路的基础内容，相信认真看完，一定能画出各种CMOS门电路：CMOS门电路，这些是最常考的基础内容。 下面简单介绍一下其他概念题目： 1、 解释一下Vih，Vil，Vol，Voh，Vt。 这些是有关逻辑电平的一些概念： 输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电...
- 文章目录 前言Verilog数据类型Verilog四值逻辑系统寄存器数据类型regintegerreal 线网数据类型wiretrisupply1/supply0wand/triandwor/triortri1/tri0/ trireg 参数数据类型parameterlocalparamspecparam 如何定义数组常量表示方法二进制表示法八进制表示法十六进制... 文章目录 前言Verilog数据类型Verilog四值逻辑系统寄存器数据类型regintegerreal 线网数据类型wiretrisupply1/supply0wand/triandwor/triortri1/tri0/ trireg 参数数据类型parameterlocalparamspecparam 如何定义数组常量表示方法二进制表示法八进制表示法十六进制...
- 文章目录 前言仿真语法Graphic Waveform数字波形简介从实际到仿真实际系统检测软件仿真模拟 “Hello world”之Graphic Waveform待仿真设计 一些绘制波形的操作添加端口创建时钟信号钳制与释放信号电平翻转生成随机序列总线设置 一些观察波形的操作波形缩放总线观察添加时标边沿寻找 波形仿真结果分析及重要注意事项一、如果判断仿真结果对与... 文章目录 前言仿真语法Graphic Waveform数字波形简介从实际到仿真实际系统检测软件仿真模拟 “Hello world”之Graphic Waveform待仿真设计 一些绘制波形的操作添加端口创建时钟信号钳制与释放信号电平翻转生成随机序列总线设置 一些观察波形的操作波形缩放总线观察添加时标边沿寻找 波形仿真结果分析及重要注意事项一、如果判断仿真结果对与...
- 控制信号（单脉冲信号）的跨时钟域传输问题存在两种情况，一种是从快时钟域到慢时钟域传输，如果用慢时钟强行采样快时钟域内的控制信号，可能存在采样不到信号的情况，而且很大概率采不到信号；另一种情况是从慢时钟域到快时钟域的控制信号传输问题，这种情况，快时钟一定能采样到慢时钟域内的控制信号，但是可能出现亚稳态问题； 下面针对这两种情况进行处理： 快时钟到慢时钟 有... 控制信号（单脉冲信号）的跨时钟域传输问题存在两种情况，一种是从快时钟域到慢时钟域传输，如果用慢时钟强行采样快时钟域内的控制信号，可能存在采样不到信号的情况，而且很大概率采不到信号；另一种情况是从慢时钟域到快时钟域的控制信号传输问题，这种情况，快时钟一定能采样到慢时钟域内的控制信号，但是可能出现亚稳态问题； 下面针对这两种情况进行处理： 快时钟到慢时钟 有...
- 目录 亚稳态（Metastability） 单比特信号同步 慢时钟域到快时钟域 快时钟域到慢时钟域 多比特信号同步 Handshake Mechanism 异步FIFO 参考链接 写在最后 这篇博文在于规范解释一些时序相关的概念，尽管之前也已经写过了很多类似的东西，但今天是站在校招结束的状态下做的一些总结，纯粹是想规范下自己的思路，但同时也会引用到之前相... 目录 亚稳态（Metastability） 单比特信号同步 慢时钟域到快时钟域 快时钟域到慢时钟域 多比特信号同步 Handshake Mechanism 异步FIFO 参考链接 写在最后 这篇博文在于规范解释一些时序相关的概念，尽管之前也已经写过了很多类似的东西，但今天是站在校招结束的状态下做的一些总结，纯粹是想规范下自己的思路，但同时也会引用到之前相...
- 文章目录 前言内部时钟相关时序分析单时钟域时序分析多时钟域时序分析同源时钟的时序分析PLL、DCM的时序分析相关时钟的时序分析数据用作时钟的时序分析异步逻辑时序分析多时钟驱动同一时钟域的时序分析Latch相关的时序分析 前言 本文摘自于：《FPGA之道》。 内部时钟相关时序分析 时序分析的情形可以概括分为两大类：一类是和内部时钟相关的时序分析，它... 文章目录 前言内部时钟相关时序分析单时钟域时序分析多时钟域时序分析同源时钟的时序分析PLL、DCM的时序分析相关时钟的时序分析数据用作时钟的时序分析异步逻辑时序分析多时钟驱动同一时钟域的时序分析Latch相关的时序分析 前言 本文摘自于：《FPGA之道》。 内部时钟相关时序分析 时序分析的情形可以概括分为两大类：一类是和内部时钟相关的时序分析，它...
- 文章目录 前言Verilog的并行语句Verilog连续赋值语句普通连续赋值语句条件连续赋值语句 Verilog程序块语句沿事件纯组合always纯时序always具有同步复位的always具有异步复位的always具有混合复位的always Verilog实例化语句单独实例化数组实例化实例参数重载端口赋值形式 Verilog生成语句循环生成条件生成genera... 文章目录 前言Verilog的并行语句Verilog连续赋值语句普通连续赋值语句条件连续赋值语句 Verilog程序块语句沿事件纯组合always纯时序always具有同步复位的always具有异步复位的always具有混合复位的always Verilog实例化语句单独实例化数组实例化实例参数重载端口赋值形式 Verilog生成语句循环生成条件生成genera...
- 文章目录 写在前面正文无源元件有源元件机电元件结论 交个朋友 写在前面 半导体的基础知识，从掺杂半导体到二极管到晶体管，再到这篇实际组件，这个小系列只是供从宏观上回顾基础的半导体知识。 本节原文：Passive, Active, and Electromechanical Components 上篇博客：半导体基础知识（3）：双极结和场效应晶体管... 文章目录 写在前面正文无源元件有源元件机电元件结论 交个朋友 写在前面 半导体的基础知识，从掺杂半导体到二极管到晶体管，再到这篇实际组件，这个小系列只是供从宏观上回顾基础的半导体知识。 本节原文：Passive, Active, and Electromechanical Components 上篇博客：半导体基础知识（3）：双极结和场效应晶体管...
- 博文目录 写在前面正文设计要求设计思想设计文件仿真文件 参考资料交个朋友 写在前面 前段时间，有几个小伙伴向我请教数字电子钟设计的问题，这个问题我在之前的BCD计数器以及数码管显示问题中已经分开谈过了，既然大家还有需求，不妨在这里集中总结一下！ 个人微信公众号： FPGA LAB个人博客首页 正文 设计要求 基于模块化的设计思想， 采... 博文目录 写在前面正文设计要求设计思想设计文件仿真文件 参考资料交个朋友 写在前面 前段时间，有几个小伙伴向我请教数字电子钟设计的问题，这个问题我在之前的BCD计数器以及数码管显示问题中已经分开谈过了，既然大家还有需求，不妨在这里集中总结一下！ 个人微信公众号： FPGA LAB个人博客首页 正文 设计要求 基于模块化的设计思想， 采...
- 目录 前言 Intra-Clock&Inter-Clock Paths 时序约束 主时钟约束 衍生时钟约束 延迟约束 伪路径约束 多周期路径约束 写在最后 前言 为了秋招，对时序分析做了一些准备，但主要是时序路径，建立时间裕量、保持时间裕量等基础性的东西，没能有一个规范的约束指导，是很难运用到实际当中的。 今天这篇博文就给出一个时序约束的大体... 目录 前言 Intra-Clock&Inter-Clock Paths 时序约束 主时钟约束 衍生时钟约束 延迟约束 伪路径约束 多周期路径约束 写在最后 前言 为了秋招，对时序分析做了一些准备，但主要是时序路径，建立时间裕量、保持时间裕量等基础性的东西，没能有一个规范的约束指导，是很难运用到实际当中的。 今天这篇博文就给出一个时序约束的大体...
上滑加载中
推荐直播
-
码道新技能，AI 新生产力——从自动视频生成到开源项目解析2026/04/08 周三 19:00-21:00
童得力-华为云开发者生态运营总监/何文强-无人机企业AI提效负责人
本次华为云码道 Skill 实战活动，聚焦两大 AI 开发场景：通过实战教学，带你打造 AI 编程自动生成视频 Skill，并实现对 GitHub 热门开源项目的智能知识抽取，手把手掌握 Skill 开发全流程，用 AI 提升研发效率与内容生产力。
回顾中 -
华为云码道：零代码股票智能决策平台全功能实战2026/04/18 周六 10:00-12:00
秦拳德-中软国际教育卓越研究院研究员、华为云金牌讲师、云原生技术专家
利用Tushare接口获取实时行情数据，采用Transformer算法进行时序预测与涨跌分析，并集成DeepSeek API提供智能解读。同时，项目深度结合华为云CodeArts（码道）的代码智能体能力，实现代码一键推送至云端代码仓库，建立起高效、可协作的团队开发新范式。开发者可快速上手，从零打造功能完整的个股筛选、智能分析与风险管控产品。
回顾中 -
华为云码道全新升级，多会话并行与多智能体协作2026/05/08 周五 19:00-21:00
王一男-华为云码道产品专家；张嘉冉-华为云码道工程师；胡琦-华为云HCDE；程诗杰-华为云HCDG
华为云码道4月份版本全新升级，此次直播深度解读4月份产品特性，通过“特性解读+实操演示+实战案例+设计创新”的组合，全方位展现码道在多会话并行与多智能体协作方面的能力，赋能开发者提升效率
即将直播
热门标签