- ChipScope Pro核生成器 Xilinx针对不同类型的调试IP核，提供了不同的核生成器。本节重点介绍Xilinx Core Generator Tool（Xilinx IP核生成器）所支持的ChipScope Pro调试IP核ICON、ILA、VIO和ATC2及其属性（见图9-5）。 图9-5 Xilinx Core Generator Tool的调... ChipScope Pro核生成器 Xilinx针对不同类型的调试IP核，提供了不同的核生成器。本节重点介绍Xilinx Core Generator Tool（Xilinx IP核生成器）所支持的ChipScope Pro调试IP核ICON、ILA、VIO和ATC2及其属性（见图9-5）。 图9-5 Xilinx Core Generator Tool的调...
- 在博文2PSK的解调中提到了最佳接收的问题，下面讲讲最佳接收。 在抽样时刻，有最大信噪比，就能达到最佳接收吗？ 能不能是最佳接收，显然要看接收的误码率是不是最低的。以2PSK为例子，在2PSK中，我们是以表示码元1，以-表示码元0的。 发送s1时，接收机接到的信号y可能是这么分布的， a1是无噪声时y应该取的值，a1是代表信号s1的被接收端收到的可能性最大，所以处在分布图... 在博文2PSK的解调中提到了最佳接收的问题，下面讲讲最佳接收。 在抽样时刻，有最大信噪比，就能达到最佳接收吗？ 能不能是最佳接收，显然要看接收的误码率是不是最低的。以2PSK为例子，在2PSK中，我们是以表示码元1，以-表示码元0的。 发送s1时，接收机接到的信号y可能是这么分布的， a1是无噪声时y应该取的值，a1是代表信号s1的被接收端收到的可能性最大，所以处在分布图...
- 背景： 之前通过数据手册简单地认识了一下 EV10AQ190这款ADC芯片，见博文地址： EV10AQ190A（4核ADC）博客精选目录 这个博文目录里面收录了有关博文，可以作为初步参考。 回顾： 今天看了这篇论文，感觉还挺有吸引力，就做了如下的笔记： 如下图，首先以单通道工作方式为例，回顾一下这款ADC芯片的工作模式： 外部给该ADC芯片提供一个时... 背景： 之前通过数据手册简单地认识了一下 EV10AQ190这款ADC芯片，见博文地址： EV10AQ190A（4核ADC）博客精选目录 这个博文目录里面收录了有关博文，可以作为初步参考。 回顾： 今天看了这篇论文，感觉还挺有吸引力，就做了如下的笔记： 如下图，首先以单通道工作方式为例，回顾一下这款ADC芯片的工作模式： 外部给该ADC芯片提供一个时...
- FPGA整体架构 下图是FPGA架构的一个整体架构图，可见，Virtex-7系列的FPGA分为20个时钟域（Clock Region），左侧从X0Y0到X0Y9，右侧从X1Y0到X1Y9，命名方式为：X后面的数字表示列，从0开始到1，总共两列；Y表示行，后面的数字从下网上计数，依次为0,1，...，9，总共10行。 每个时钟域的长度度为FPGA板子的一半，高为大约为48个... FPGA整体架构 下图是FPGA架构的一个整体架构图，可见，Virtex-7系列的FPGA分为20个时钟域（Clock Region），左侧从X0Y0到X0Y9，右侧从X1Y0到X1Y9，命名方式为：X后面的数字表示列，从0开始到1，总共两列；Y表示行，后面的数字从下网上计数，依次为0,1，...，9，总共10行。 每个时钟域的长度度为FPGA板子的一半，高为大约为48个...
- 单片机理论与实践课程总结与补充 部分课程资料：链接：http://pan.baidu.com/s/1slhLrUP 密码：it82 如果有在截止日期前才完成作业报告等习惯，可以参考这篇拖延症的视频： http://open.163.com/movie/2016/3/Q/E/MBHQSM52F_MBI15O7QE.html 先推荐两个单片机学习网站，... 单片机理论与实践课程总结与补充 部分课程资料：链接：http://pan.baidu.com/s/1slhLrUP 密码：it82 如果有在截止日期前才完成作业报告等习惯，可以参考这篇拖延症的视频： http://open.163.com/movie/2016/3/Q/E/MBHQSM52F_MBI15O7QE.html 先推荐两个单片机学习网站，...
- 整个过程我没有记录，因为之前记录过了，都是一样的，这里只是记录了下思路。之前的博文：全过程实现一个最简单的FPGA项目之PWM蜂鸣器控制 这些LED的正极连接510欧姆限流电阻到3.3V电压，负极都连接到了FPGA的IO引脚上。因此，FPGA可以通过引脚的高或低电平控制LED的亮灭状态。 8个LED指示灯，我们依次给他们赋值，每次只有一个LED点亮，每次点亮某个LED... 整个过程我没有记录，因为之前记录过了，都是一样的，这里只是记录了下思路。之前的博文：全过程实现一个最简单的FPGA项目之PWM蜂鸣器控制 这些LED的正极连接510欧姆限流电阻到3.3V电压，负极都连接到了FPGA的IO引脚上。因此，FPGA可以通过引脚的高或低电平控制LED的亮灭状态。 8个LED指示灯，我们依次给他们赋值，每次只有一个LED点亮，每次点亮某个LED...
- 上篇博文：时钟简介，简单的介绍了下时钟，这篇博文讲下时钟域的相关问题。 时钟域的概念 随着FPGA芯片所承载的功能日趋复杂，单个时钟信号已经往往不能满足FPGA设计的需求。就拿一个最简单地串并转换接口来说，要实现它就至少需要两个时钟信号，因此，通常情况下，一个FPGA设计中往往要用到多个时钟信号。 当FPGA设计中的时钟增多了以后，多时钟并存，就会导致跨时钟域问题。这篇... 上篇博文：时钟简介，简单的介绍了下时钟，这篇博文讲下时钟域的相关问题。 时钟域的概念 随着FPGA芯片所承载的功能日趋复杂，单个时钟信号已经往往不能满足FPGA设计的需求。就拿一个最简单地串并转换接口来说，要实现它就至少需要两个时钟信号，因此，通常情况下，一个FPGA设计中往往要用到多个时钟信号。 当FPGA设计中的时钟增多了以后，多时钟并存，就会导致跨时钟域问题。这篇...
- 问题概述： 输入FPGA引脚上的25MHz时钟，配置PLL使其输出4路分别为12.5MHz、25MHz、50MHz和100MHz的时钟信号，这4路时钟信号又分别驱动4个不同位宽的计数器不停的计数工作，这些计数器的最高位最终输出用于控制4个不同的LED亮灭。由于这4个时钟频率都有一定的倍数关系，所以我们也很容易通过调整合理的计数器位宽，达到4个LED闪烁一致的控制。 ... 问题概述： 输入FPGA引脚上的25MHz时钟，配置PLL使其输出4路分别为12.5MHz、25MHz、50MHz和100MHz的时钟信号，这4路时钟信号又分别驱动4个不同位宽的计数器不停的计数工作，这些计数器的最高位最终输出用于控制4个不同的LED亮灭。由于这4个时钟频率都有一定的倍数关系，所以我们也很容易通过调整合理的计数器位宽，达到4个LED闪烁一致的控制。 ...
- 目录 简单介绍： 设计思路 Verilog HDL硬件语言描述： 语言检测 引脚分配 综合 实现 器件配置 时间不饶人，我快速记录一下这个过程吧。 简单介绍： 蜂鸣器是一种最简单的发声元器件，它的应用也非常广泛，大都是作为报警或发声提醒装置。 PWM即脉冲宽度调制，PWM的输出只有高电平1和低电平0。PWM不停的重复输出周期为T，其中高电平1时间... 目录 简单介绍： 设计思路 Verilog HDL硬件语言描述： 语言检测 引脚分配 综合 实现 器件配置 时间不饶人，我快速记录一下这个过程吧。 简单介绍： 蜂鸣器是一种最简单的发声元器件，它的应用也非常广泛，大都是作为报警或发声提醒装置。 PWM即脉冲宽度调制，PWM的输出只有高电平1和低电平0。PWM不停的重复输出周期为T，其中高电平1时间...
- FPGA的学习，最难的那块，应该就是时序约束了吧。所以，这玩意需要耐心且循序渐进，共勉！ 本博文内容参考自：《Xilinx FPGA/CPLD设计手册》 偏移约束包括 OFFSET_IN_BEFORE、OFFSET_IN_AFTER、OFFSET_OUT_BEFORE、OFFSET_OUT_AFTER 4中约束。偏移约束规定了外部时钟和数据输入输出引脚之间的时序关系，只... FPGA的学习，最难的那块，应该就是时序约束了吧。所以，这玩意需要耐心且循序渐进，共勉！ 本博文内容参考自：《Xilinx FPGA/CPLD设计手册》 偏移约束包括 OFFSET_IN_BEFORE、OFFSET_IN_AFTER、OFFSET_OUT_BEFORE、OFFSET_OUT_AFTER 4中约束。偏移约束规定了外部时钟和数据输入输出引脚之间的时序关系，只...
- Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs 最近在看关于Ultrafast设计方法学的视频以及Vivado design Methodology的用户手册时，总是提到SRL，我总是很困惑，总是用这个缩写，到底是啥，也许没有看这些东西的时候，我还... Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs 最近在看关于Ultrafast设计方法学的视频以及Vivado design Methodology的用户手册时，总是提到SRL，我总是很困惑，总是用这个缩写，到底是啥，也许没有看这些东西的时候，我还...
- 不稳定态，指的就是不稳定的状态。请注意，寄存器输出的不稳定状态并不是由于赋值冲突而导致的不确定状态（‘X’状态），而是由于不同路径的延迟不一致所导致的数据线上出现了一个或多个非预期的中间状态。 时序仿真时，寄存器的输出从A变为B时，中间会有一小段毛刺。毛刺其实是有确切的取值的。 单触发器寄存器 如果寄存器只包含一个触发器，即寄存器的容量为1bit。例如，在下一个有效时钟... 不稳定态，指的就是不稳定的状态。请注意，寄存器输出的不稳定状态并不是由于赋值冲突而导致的不确定状态（‘X’状态），而是由于不同路径的延迟不一致所导致的数据线上出现了一个或多个非预期的中间状态。 时序仿真时，寄存器的输出从A变为B时，中间会有一小段毛刺。毛刺其实是有确切的取值的。 单触发器寄存器 如果寄存器只包含一个触发器，即寄存器的容量为1bit。例如，在下一个有效时钟...
- 时钟，时序逻辑的心跳 在时序逻辑中，正是时钟信号将各个存储单元中的数据一级一级地推动下去，如果时钟信号突然停止，那么整个时序逻辑也将陷入瘫痪，因此，时钟就好像时序逻辑的心跳一样，那么重要却又平常的存在着。 几乎所有的FPGA设计都是时序逻辑，就意味着几乎所有的FPGA设计都离不开时钟，时钟之于时序逻辑，好比空气之于众生。因此，要确保FPGA设计成功，就先要确保时钟信号成功... 时钟，时序逻辑的心跳 在时序逻辑中，正是时钟信号将各个存储单元中的数据一级一级地推动下去，如果时钟信号突然停止，那么整个时序逻辑也将陷入瘫痪，因此，时钟就好像时序逻辑的心跳一样，那么重要却又平常的存在着。 几乎所有的FPGA设计都是时序逻辑，就意味着几乎所有的FPGA设计都离不开时钟，时钟之于时序逻辑，好比空气之于众生。因此，要确保FPGA设计成功，就先要确保时钟信号成功...
- 上篇博文讲了输入延迟约束（ Input Delay Constraints）：输入延迟约束（Constraining Input Delay） 这篇博文讲解具体的实例，通过实例去学习是最有效果的。 实例1 如图1所示系统，以太网PHY芯片与FPGA相连，分为三组接口： RX接口：时钟RXCK和数据RXD； TX接口：时钟... 上篇博文讲了输入延迟约束（ Input Delay Constraints）：输入延迟约束（Constraining Input Delay） 这篇博文讲解具体的实例，通过实例去学习是最有效果的。 实例1 如图1所示系统，以太网PHY芯片与FPGA相连，分为三组接口： RX接口：时钟RXCK和数据RXD； TX接口：时钟...
- 目录 连续赋值符号 阻塞赋值符号 非阻塞赋值 映射赋值符号 位置赋值 以前已经写过博文专门介绍阻塞赋值和非阻塞赋值运算符了，见博文：【Verilog HDL】赋值语句之阻塞赋值方式与非阻塞赋值方式，可今天看《FPGA之道》这本书时，回首过去，觉得说得还不够，这里再一次总结下 Verilog 中的赋值运算符。其中包括阻塞赋值和非阻塞赋值，感觉理解更进一步了。 包... 目录 连续赋值符号 阻塞赋值符号 非阻塞赋值 映射赋值符号 位置赋值 以前已经写过博文专门介绍阻塞赋值和非阻塞赋值运算符了，见博文：【Verilog HDL】赋值语句之阻塞赋值方式与非阻塞赋值方式，可今天看《FPGA之道》这本书时，回首过去，觉得说得还不够，这里再一次总结下 Verilog 中的赋值运算符。其中包括阻塞赋值和非阻塞赋值，感觉理解更进一步了。 包...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
回顾中 -
关于RISC-V生态发展的思考2025/09/02 周二 17:00-18:00
中国科学院计算技术研究所副所长包云岗教授
中科院包云岗老师将在本次直播中，探讨处理器生态的关键要素及其联系，分享过去几年推动RISC-V生态建设实践过程中的经验与教训。
回顾中 -
一键搞定华为云万级资源，3步轻松管理企业成本2025/09/09 周二 15:00-16:00
阿言 华为云交易产品经理
本直播重点介绍如何一键续费万级资源，3步轻松管理成本，帮助提升日常管理效率！
回顾中
热门标签