- Ubuntu下有很多非常赞的开源软件，将在后续持续介绍，这里简单介绍Fritzing和Arduino，都可以在官网免费下载。 Fritzing：http://fritzing.org/home/ Arduino：https://www.arduino.cc/ 在官网下载安装包后，解压： 这里使用fritzing-0.9.3b.linux.AMD64+arduino-1.8.0... Ubuntu下有很多非常赞的开源软件，将在后续持续介绍，这里简单介绍Fritzing和Arduino，都可以在官网免费下载。 Fritzing：http://fritzing.org/home/ Arduino：https://www.arduino.cc/ 在官网下载安装包后，解压： 这里使用fritzing-0.9.3b.linux.AMD64+arduino-1.8.0...
- I/O 时钟缓冲器 除了全局时钟缓冲器外，Spartan-6还包含驱动高速I/O时钟区域的时钟缓冲器。I/O 时钟缓冲器的原语如表2-9所示。 表2-9 I/O时钟缓冲器的原语 (1) BUFIO2。 BUFIO2接收来自GCLK时钟输入，产生两个时钟输出和一个驱动IOSERDES2的选通脉冲，如图2-9所示。 (2) BUFIO2_2CLK。 BUFI... I/O 时钟缓冲器 除了全局时钟缓冲器外，Spartan-6还包含驱动高速I/O时钟区域的时钟缓冲器。I/O 时钟缓冲器的原语如表2-9所示。 表2-9 I/O时钟缓冲器的原语 (1) BUFIO2。 BUFIO2接收来自GCLK时钟输入，产生两个时钟输出和一个驱动IOSERDES2的选通脉冲，如图2-9所示。 (2) BUFIO2_2CLK。 BUFI...
- MCB模块 Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和LPDDR（移动DDR）。Spartan-6器件为专用MCB模块提供了高达800Mbit/s 的数据速率，并且其存储器接口性能是上一代和竞争低成本FPGA 解决方案的2 倍。使用专用存储器控制器还有很多功耗节省优势，特别... MCB模块 Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块（MCB），实现了到4个常见存储器标准的简单连接：DDR3、DDR2、DDR 和LPDDR（移动DDR）。Spartan-6器件为专用MCB模块提供了高达800Mbit/s 的数据速率，并且其存储器接口性能是上一代和竞争低成本FPGA 解决方案的2 倍。使用专用存储器控制器还有很多功耗节省优势，特别...
- PicoBlaze中断 我们知道，PicoBlaze微控制器只提供一个中断输入口，如果设计中需要多个中断，可以在FPGA中用逻辑实现。图12-4 所示为一个简单的中断连接图，当有中断发生时，触发器的2端输出一个高电平， 当PicoBlaze响应中断信号INTERRUPT_ACK有效时，触发器3端为高电平，其输出被清零，外部中断被撤消。 图12-4... PicoBlaze中断 我们知道，PicoBlaze微控制器只提供一个中断输入口，如果设计中需要多个中断，可以在FPGA中用逻辑实现。图12-4 所示为一个简单的中断连接图，当有中断发生时，触发器的2端输出一个高电平， 当PicoBlaze响应中断信号INTERRUPT_ACK有效时，触发器3端为高电平，其输出被清零，外部中断被撤消。 图12-4...
- 目录 前言 简易数字频率计原理 结语 前言 这篇博客大概是2017年写的，目前已经是2020年8月不到，今天维护了一下但是并未保存，很受伤，不得不重新在维护一次。 最近看到很多评论，说程序有问题，于是我就对这个程序进行一次测试。 并更新博文程序与其他部分内容。 简易数字频率计原理 原理：数字频率计的原理十分简单，简单的就是一句话和一幅图而已... 目录 前言 简易数字频率计原理 结语 前言 这篇博客大概是2017年写的，目前已经是2020年8月不到，今天维护了一下但是并未保存，很受伤，不得不重新在维护一次。 最近看到很多评论，说程序有问题，于是我就对这个程序进行一次测试。 并更新博文程序与其他部分内容。 简易数字频率计原理 原理：数字频率计的原理十分简单，简单的就是一句话和一幅图而已...
- 目录 前言 分频器分类 偶分频 奇分频 占空比为50%的奇分频 占空比不限定的奇数分频器 前言 虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用Verilog HDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直... 目录 前言 分频器分类 偶分频 奇分频 占空比为50%的奇分频 占空比不限定的奇数分频器 前言 虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用Verilog HDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直...
- 先贴出来传统的FIR滤波器实现结构作为后面的对比： 传统的FIR滤波器的实现结构： （【 FPGA 】FIR滤波器开篇之传统抽头延迟线FIR滤波器实现介绍） ... 先贴出来传统的FIR滤波器实现结构作为后面的对比： 传统的FIR滤波器的实现结构： （【 FPGA 】FIR滤波器开篇之传统抽头延迟线FIR滤波器实现介绍） ...
- 声明：为方便自己学习，以及知识的完整性，将师兄的博客文章转载到这里！ FPGA由6部分组成，分别为可编程输入/输出单元（IOB）、基本可编程逻辑单元（SLENCE）、嵌入式块RAM（block ram）、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。 整个FPGA的资源分布图如下： 上图的分块按照时钟域分的块，前面有文章介绍FPGA的时钟中有详... 声明：为方便自己学习，以及知识的完整性，将师兄的博客文章转载到这里！ FPGA由6部分组成，分别为可编程输入/输出单元（IOB）、基本可编程逻辑单元（SLENCE）、嵌入式块RAM（block ram）、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。 整个FPGA的资源分布图如下： 上图的分块按照时钟域分的块，前面有文章介绍FPGA的时钟中有详...
- PicoBlaze 设计实例 一、 设计要求1. PICOBLAZE 嵌入式系统，包括1 个8 位的方波输出口，一个驱动两位7 段LED 的输出口，一个时钟输入和一个中断输入。2. 在Spartan-3an starter 套件中实现。 二、 设计过程 1. 在ISE 11.x中建立一个新的项目，项目名为kcpsm3_int_test，并加入源文件kcpsm3.v... PicoBlaze 设计实例 一、 设计要求1. PICOBLAZE 嵌入式系统，包括1 个8 位的方波输出口，一个驱动两位7 段LED 的输出口，一个时钟输入和一个中断输入。2. 在Spartan-3an starter 套件中实现。 二、 设计过程 1. 在ISE 11.x中建立一个新的项目，项目名为kcpsm3_int_test，并加入源文件kcpsm3.v...
- FIR滤波器设计 滤波器原理：滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路，被广泛用于通信系统和信号处理系统中。从功能角度，数字滤波器对输入离散信号的数字代码进行运算处理，以达到滤除频带外信号的目的。 有限冲激响应（FIR）滤波器就是一种常用的数字滤波器，采用对已输入样值的加权和来形成它的输出。其系统函数为： 其中表示延时一个时钟周期，表示延时两个周期。 ... FIR滤波器设计 滤波器原理：滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路，被广泛用于通信系统和信号处理系统中。从功能角度，数字滤波器对输入离散信号的数字代码进行运算处理，以达到滤除频带外信号的目的。 有限冲激响应（FIR）滤波器就是一种常用的数字滤波器，采用对已输入样值的加权和来形成它的输出。其系统函数为： 其中表示延时一个时钟周期，表示延时两个周期。 ...
- 如下图，为两种形式的三态门，（a）和（b）一致；（c）和（d）一致。 对于图（a）其真值表如下： 输入输出ENA1011000高阻态1 对于图（b）的真值表为： 输入输出ENA0011010高阻态1 下面内容来自于百度百科之 三态门 三态门（Three-state gate）是一种重要的总线接口电路。 三态指其输出既可以是一般二值逻辑... 如下图，为两种形式的三态门，（a）和（b）一致；（c）和（d）一致。 对于图（a）其真值表如下： 输入输出ENA1011000高阻态1 对于图（b）的真值表为： 输入输出ENA0011010高阻态1 下面内容来自于百度百科之 三态门 三态门（Three-state gate）是一种重要的总线接口电路。 三态指其输出既可以是一般二值逻辑...
- 工作模式有三种：分别为四通道模式、双通道模式以及单通道模式，这里先简单讲述双通道模式（由于工程中用过双通道模式）； 双通道模式组态： 从这张图中可以得到的信息是什么呢？ 首先有两个模拟输入，分别为AAI，AAIN（这是一个模拟输入 Analog Input A）和CAI，CAIN（Analog Input C），根据实际工程需要，选择使用A输入端口，或者C输入端口，或者两... 工作模式有三种：分别为四通道模式、双通道模式以及单通道模式，这里先简单讲述双通道模式（由于工程中用过双通道模式）； 双通道模式组态： 从这张图中可以得到的信息是什么呢？ 首先有两个模拟输入，分别为AAI，AAIN（这是一个模拟输入 Analog Input A）和CAI，CAIN（Analog Input C），根据实际工程需要，选择使用A输入端口，或者C输入端口，或者两...
- 2. 最基本的BlockRAM 2.1 BlockRAM的初探 BlockRAM资源对FPGA来说也是非常重要的，我们的很多设计用到了BlockRAM以后，可以变得设计非常灵活，这样我们就可以设计出很多高效能的应用。了解BlockRAM的一些情况，对我们来说也是一个很重要的事情。 大家都知道，每个FPGA设计需要一定的内存资源。一般来说，相对于DDR来说... 2. 最基本的BlockRAM 2.1 BlockRAM的初探 BlockRAM资源对FPGA来说也是非常重要的，我们的很多设计用到了BlockRAM以后，可以变得设计非常灵活，这样我们就可以设计出很多高效能的应用。了解BlockRAM的一些情况，对我们来说也是一个很重要的事情。 大家都知道，每个FPGA设计需要一定的内存资源。一般来说，相对于DDR来说...
- 目录 全局时钟资源简介 Xilinx全部时钟资源的使用方法 1、IBUFG + BUFG 2、IBUFGDS + BUFG 3、IBUFG + DCM + BUFG 4、Logic + BUFG 5、Logic + DCM + BUFG 第二全局时钟资源 全局时钟资源简介 在设计过程中，一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周... 目录 全局时钟资源简介 Xilinx全部时钟资源的使用方法 1、IBUFG + BUFG 2、IBUFGDS + BUFG 3、IBUFG + DCM + BUFG 4、Logic + BUFG 5、Logic + DCM + BUFG 第二全局时钟资源 全局时钟资源简介 在设计过程中，一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周...
- 目录 案例引入： 时序约束场景 亚稳态的产生 声明：本博文整理互联网上相关资料并加入个人的理解而成，参考文献见最后。 案例引入： 何为建立时间和保持时间？ 对于一个D触发器而言， 时钟上升沿触发，我们都知道在上升沿到来时刻，输出Q值等于输入D值，这是理想的情况下我们的通常认识，见博文：通过仿真和综合认识D触发器（Verilog HDL语言描述D触发器），但实际情... 目录 案例引入： 时序约束场景 亚稳态的产生 声明：本博文整理互联网上相关资料并加入个人的理解而成，参考文献见最后。 案例引入： 何为建立时间和保持时间？ 对于一个D触发器而言， 时钟上升沿触发，我们都知道在上升沿到来时刻，输出Q值等于输入D值，这是理想的情况下我们的通常认识，见博文：通过仿真和综合认识D触发器（Verilog HDL语言描述D触发器），但实际情...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
回顾中 -
关于RISC-V生态发展的思考2025/09/02 周二 17:00-18:00
中国科学院计算技术研究所副所长包云岗教授
中科院包云岗老师将在本次直播中，探讨处理器生态的关键要素及其联系，分享过去几年推动RISC-V生态建设实践过程中的经验与教训。
回顾中 -
一键搞定华为云万级资源，3步轻松管理企业成本2025/09/09 周二 15:00-16:00
阿言 华为云交易产品经理
本直播重点介绍如何一键续费万级资源，3步轻松管理成本，帮助提升日常管理效率！
回顾中
热门标签