- 目录 边沿检测 这是如何实现的呢？ 下面给出Verilog HDL代码： 给出测试代码： 在Modelsim进行功能仿真： ISE中进行综合得到RTL Schematic： 边沿检测 顾名思义，就是检测一个信号的边沿，当信号上升沿或下降沿到来时，获取一个脉冲信号。 时序图如下图： 这是如何实现的呢？ 下面给出分析过程： 如下图： d0为输入... 目录 边沿检测 这是如何实现的呢？ 下面给出Verilog HDL代码： 给出测试代码： 在Modelsim进行功能仿真： ISE中进行综合得到RTL Schematic： 边沿检测 顾名思义，就是检测一个信号的边沿，当信号上升沿或下降沿到来时，获取一个脉冲信号。 时序图如下图： 这是如何实现的呢？ 下面给出分析过程： 如下图： d0为输入...
- FPGA（Field-Programmable Gate Array），即现场可编程门阵列，它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。对于时序如何用FPGA来分析与设计，本文将详细介绍。 基本的电子系统如图 1所示，一般自己的设计都需要时序分析，如图 1所示的Design，上部分为时序组... FPGA（Field-Programmable Gate Array），即现场可编程门阵列，它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。对于时序如何用FPGA来分析与设计，本文将详细介绍。 基本的电子系统如图 1所示，一般自己的设计都需要时序分析，如图 1所示的Design，上部分为时序组...
- 目录 静态时序分析（SAT） 相关参数分析 建立和保持时间 （数据输出延时）（触发器从时钟有效，数据从输入到达输出的时间）和缓冲延时 发射沿（launch edge）与锁存沿（latch edge） 数据到达时间（Data Arrival Time） 时钟到达时间（Clock Arrival Time） 时钟偏斜（Clock skew） 数据需求时间（Dat... 目录 静态时序分析（SAT） 相关参数分析 建立和保持时间 （数据输出延时）（触发器从时钟有效，数据从输入到达输出的时间）和缓冲延时 发射沿（launch edge）与锁存沿（latch edge） 数据到达时间（Data Arrival Time） 时钟到达时间（Clock Arrival Time） 时钟偏斜（Clock skew） 数据需求时间（Dat...
- 有关锁存器和触发器的区别，有很多种不同的说法，但本质上是一个意思，都十分的精辟和精彩，这里整理一下。 解释一、 锁存器是一种对脉冲电平（也就是0或者1）敏感的存储单元电路，而触发器是一种对脉冲边沿（即上升沿或者下降沿）敏感的存储电路。 解释二、 "触发器" 泛指一类电路结构, 它可以由触发信号 (如: 时钟, 置位, 复位等) 改变输出状态, 并保持这... 有关锁存器和触发器的区别，有很多种不同的说法，但本质上是一个意思，都十分的精辟和精彩，这里整理一下。 解释一、 锁存器是一种对脉冲电平（也就是0或者1）敏感的存储单元电路，而触发器是一种对脉冲边沿（即上升沿或者下降沿）敏感的存储电路。 解释二、 "触发器" 泛指一类电路结构, 它可以由触发信号 (如: 时钟, 置位, 复位等) 改变输出状态, 并保持这...
- 巴克码相关器 巴克码相关器原理：巴克码相关器能够检测巴克码序列峰值，并且能够在1bits错误情况下检测巴克码序列峰值。 巴克码是20世纪50年代初R.H巴克提出的一种具有特殊规律的二进制码组。它是一个非周期序列，一个n位的巴克码（x1, x3, ... xn），每个码元只可能取值 +1或 -1 。而十一位的巴克码是11’b11100010010 。 巴克码检测器... 巴克码相关器 巴克码相关器原理：巴克码相关器能够检测巴克码序列峰值，并且能够在1bits错误情况下检测巴克码序列峰值。 巴克码是20世纪50年代初R.H巴克提出的一种具有特殊规律的二进制码组。它是一个非周期序列，一个n位的巴克码（x1, x3, ... xn），每个码元只可能取值 +1或 -1 。而十一位的巴克码是11’b11100010010 。 巴克码检测器...
- BRAM（Block RAM）模块 Spartan-6中的BRAM存储18Kbit数据，能配置成两个独立的9Kbit BRAM或者一个18Kbit BRAM。每个RAM可以通过两个端口寻址，也可以配置成单口RAM。BRAM包含输出寄存器以增加流水线性能。BRAM 在器件中按列排列，其数量取决于Spartan-6 器件的容量。 BRAM 的功能介绍如下。每个BRAM 的存储容量... BRAM（Block RAM）模块 Spartan-6中的BRAM存储18Kbit数据，能配置成两个独立的9Kbit BRAM或者一个18Kbit BRAM。每个RAM可以通过两个端口寻址，也可以配置成单口RAM。BRAM包含输出寄存器以增加流水线性能。BRAM 在器件中按列排列，其数量取决于Spartan-6 器件的容量。 BRAM 的功能介绍如下。每个BRAM 的存储容量...
- 之前仔细的记录过一次PWM蜂鸣器的实验，见博文：全过程实现一个最简单的FPGA项目之PWM蜂鸣器控制，这里就不再仔细的写下全过程了，因为都是一样的过程，只记录一下做这个小实验的思路即可。 3-8译码器实验 SW3 SW6，SW5，SW4 复位 点亮LED X X,X,X 0 全灭 OFF X,X,X 1 全灭 ON OFF,OFF,OFF 1... 之前仔细的记录过一次PWM蜂鸣器的实验，见博文：全过程实现一个最简单的FPGA项目之PWM蜂鸣器控制，这里就不再仔细的写下全过程了，因为都是一样的过程，只记录一下做这个小实验的思路即可。 3-8译码器实验 SW3 SW6，SW5，SW4 复位 点亮LED X X,X,X 0 全灭 OFF X,X,X 1 全灭 ON OFF,OFF,OFF 1...
- RAM（Random Access Memory）,即随机访问存储器。其内部存储单元的内容可按需随意的取出或存入，且存、取的速度与存储单元在存储芯片中的位置无关。不过这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。一些典型的RAM芯片种类分别介绍如下： SRAM（Static Random Access Memory），即静态随机访问存储器。它是一种具有... RAM（Random Access Memory）,即随机访问存储器。其内部存储单元的内容可按需随意的取出或存入，且存、取的速度与存储单元在存储芯片中的位置无关。不过这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。一些典型的RAM芯片种类分别介绍如下： SRAM（Static Random Access Memory），即静态随机访问存储器。它是一种具有...
- 目录 背景 BUFG BUFGCE BUFGCE_1 BUFGMUX and BUFGMUX_1 BUFGP BUFH BUFIO2 BUFIO2FB 背景 在数据手册 Spartan-6 Libraries Guide for HDL Designs中看到了有关buffer的一些介绍，这里就根据掌握简记之。 从手册的开头声... 目录 背景 BUFG BUFGCE BUFGCE_1 BUFGMUX and BUFGMUX_1 BUFGP BUFH BUFIO2 BUFIO2FB 背景 在数据手册 Spartan-6 Libraries Guide for HDL Designs中看到了有关buffer的一些介绍，这里就根据掌握简记之。 从手册的开头声...
- 本博文内容来源于：《从算法设计到硬件逻辑的实现》，仅供学习交流使用！ 同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always @(posedge clock) 就是一个同步时序逻辑的触发条件, 表示由该 always 控制的 begin end 块中寄存器变量重新赋值的情形只有可能在 cl... 本博文内容来源于：《从算法设计到硬件逻辑的实现》，仅供学习交流使用！ 同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always @(posedge clock) 就是一个同步时序逻辑的触发条件, 表示由该 always 控制的 begin end 块中寄存器变量重新赋值的情形只有可能在 cl...
- Wallace树乘法器专题研究 绪论：在乘法器的设计中采用树形乘法器，可以减少关键路径和所需的加法器单元数目，Wallace树乘法器就是其中的一种。下面以一个4*4位乘法器为例介绍Wallace树乘法器及其Verilog HDL实现。 原理：Wallace树乘法器的运算原理如下： 从数据最密集的地方开始，不断的反复使用全加器、半加器来覆盖“树”。全加器是一个3输入2输出... Wallace树乘法器专题研究 绪论：在乘法器的设计中采用树形乘法器，可以减少关键路径和所需的加法器单元数目，Wallace树乘法器就是其中的一种。下面以一个4*4位乘法器为例介绍Wallace树乘法器及其Verilog HDL实现。 原理：Wallace树乘法器的运算原理如下： 从数据最密集的地方开始，不断的反复使用全加器、半加器来覆盖“树”。全加器是一个3输入2输出...
- FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。... FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。...
- 1.3再深入一点的了解CLB 这个图有点大，但是太经典了，搞得我不得不放弃扔掉它的想法。是不是有人已经看迷糊了。那咱就慢慢的清晰呗。有时候也不一定要一开始明白，如果一开始明白，那么会越来越糊涂。 那么这个是啥？这个就是一个Slice，这个Slice由几部分组成，4个六输入查找表，很多的复用器（multiplexers），一条自下而上的进位链（这个进... 1.3再深入一点的了解CLB 这个图有点大，但是太经典了，搞得我不得不放弃扔掉它的想法。是不是有人已经看迷糊了。那咱就慢慢的清晰呗。有时候也不一定要一开始明白，如果一开始明白，那么会越来越糊涂。 那么这个是啥？这个就是一个Slice，这个Slice由几部分组成，4个六输入查找表，很多的复用器（multiplexers），一条自下而上的进位链（这个进...
- 计算机控制技术课程简介与资料 非常赞的网络公开课： 国防科学技术大学： http://www.icourses.cn/coursestatic/course_6563.html 教学单元第一章 绪论 第二章 计算机控制系统的信号转换 第三章 计算机控制系统的数学基础 第四章 计算机控制系统分析 第五章 计算机控制系统间接设计法 第六章 计算机控制系统直接设计法 第七... 计算机控制技术课程简介与资料 非常赞的网络公开课： 国防科学技术大学： http://www.icourses.cn/coursestatic/course_6563.html 教学单元第一章 绪论 第二章 计算机控制系统的信号转换 第三章 计算机控制系统的数学基础 第四章 计算机控制系统分析 第五章 计算机控制系统间接设计法 第六章 计算机控制系统直接设计法 第七...
- 一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户... 一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户...
上滑加载中
推荐直播
-
HDC深度解读系列 - Serverless与MCP融合创新，构建AI应用全新智能中枢2025/08/20 周三 16:30-18:00
张昆鹏 HCDG北京核心组代表
HDC2025期间，华为云展示了Serverless与MCP融合创新的解决方案，本期访谈直播，由华为云开发者专家(HCDE)兼华为云开发者社区组织HCDG北京核心组代表张鹏先生主持，华为云PaaS服务产品部 Serverless总监Ewen为大家深度解读华为云Serverless与MCP如何融合构建AI应用全新智能中枢
回顾中 -
关于RISC-V生态发展的思考2025/09/02 周二 17:00-18:00
中国科学院计算技术研究所副所长包云岗教授
中科院包云岗老师将在本次直播中，探讨处理器生态的关键要素及其联系，分享过去几年推动RISC-V生态建设实践过程中的经验与教训。
回顾中 -
一键搞定华为云万级资源，3步轻松管理企业成本2025/09/09 周二 15:00-16:00
阿言 华为云交易产品经理
本直播重点介绍如何一键续费万级资源，3步轻松管理成本，帮助提升日常管理效率！
回顾中
热门标签