- 背景： 之前通过数据手册简单地认识了一下 EV10AQ190这款ADC芯片，见博文地址： EV10AQ190A（4核ADC）博客精选目录 这个博文目录里面收录了有关博文，可以作为初步参考。 回顾： 今天看了这篇论文，感觉还挺有吸引力，就做了如下的笔记： 如下图，首先以单通道工作方式为例，回顾一下这款ADC芯片的工作模式： 外部给该ADC芯片提供一个时... 背景： 之前通过数据手册简单地认识了一下 EV10AQ190这款ADC芯片，见博文地址： EV10AQ190A（4核ADC）博客精选目录 这个博文目录里面收录了有关博文，可以作为初步参考。 回顾： 今天看了这篇论文，感觉还挺有吸引力，就做了如下的笔记： 如下图，首先以单通道工作方式为例，回顾一下这款ADC芯片的工作模式： 外部给该ADC芯片提供一个时...
- 数据手册地址：Adder/Subtracter v12.0 Vivado Integrated Design Environment You can customize the IP for use in your design by specifying values for the various parameters associated with the IP c... 数据手册地址：Adder/Subtracter v12.0 Vivado Integrated Design Environment You can customize the IP for use in your design by specifying values for the various parameters associated with the IP c...
- SRIO这种高速串口复杂就复杂在它的协议上，三层协议：逻辑层，传输层以及物理层。 数据手册会说这三层协议是干什么的呢？也就是分工（【FPGA】SRIO IP核系统总览以及端口介绍（一）（User Interfaces 之 I/O Port））： 逻辑层定义整体协议和数据包格式。 这是端点启动和完成事务（transaction）所必需的信息。 传输层提供数据包从端点移动到... SRIO这种高速串口复杂就复杂在它的协议上，三层协议：逻辑层，传输层以及物理层。 数据手册会说这三层协议是干什么的呢？也就是分工（【FPGA】SRIO IP核系统总览以及端口介绍（一）（User Interfaces 之 I/O Port））： 逻辑层定义整体协议和数据包格式。 这是端点启动和完成事务（transaction）所必需的信息。 传输层提供数据包从端点移动到...
- 暂时保存一个串口通信协议基础知识视频链接：串口通信协议 后面总结知识点。 http://www.cnblogs.com/menlsh/archive/2013/01/28/2880580.html 暂时保存一个串口通信协议基础知识视频链接：串口通信协议 后面总结知识点。 http://www.cnblogs.com/menlsh/archive/2013/01/28/2880580.html
- Rosetta Rosetta概览 Rosetta软件包括用于蛋白质结构的计算建模和分析的算法。它使计算生物学取得了显着的科学进步，包括从头进行蛋白质设计，酶设计，分子对接以及生物大分子和大分子复合物的结构预测。 所有非商业用户均可免费使用Rosetta，商业用户可付费使用Rosetta。 Rosetta的开发始于华盛顿... Rosetta Rosetta概览 Rosetta软件包括用于蛋白质结构的计算建模和分析的算法。它使计算生物学取得了显着的科学进步，包括从头进行蛋白质设计，酶设计，分子对接以及生物大分子和大分子复合物的结构预测。 所有非商业用户均可免费使用Rosetta，商业用户可付费使用Rosetta。 Rosetta的开发始于华盛顿...
- 目录 序言 原题复现 翻译 状态转移图 我的设计 设计解释 序言 所谓的串行接收器（Serial Receiver），类似，或者根本就是Uart的协议的一种形式，Uart的接收器部分，如何实现呢？ 原题复现 原题传送： In many (older) serial communications protocols, each data byte ... 目录 序言 原题复现 翻译 状态转移图 我的设计 设计解释 序言 所谓的串行接收器（Serial Receiver），类似，或者根本就是Uart的协议的一种形式，Uart的接收器部分，如何实现呢？ 原题复现 原题传送： In many (older) serial communications protocols, each data byte ...
- 当我们去看有关高速串行总线与并行总线相比较的优点，会发现有这么一条描述，说串行总线能实现分割式数据传输，所有的串行总线都使用包括包和分割式数据传输协议进行数据传输。串行总线有包的概念，包可以有包界定符号，包起始控制符，包结束控制符以及中间的数据信息，CRC校验信息等。 这篇博文，我们就通过仿真来理解下这句话的含义，看看我们是如何发送数据以及如何接收到数据的。 这里稍微偏题... 当我们去看有关高速串行总线与并行总线相比较的优点，会发现有这么一条描述，说串行总线能实现分割式数据传输，所有的串行总线都使用包括包和分割式数据传输协议进行数据传输。串行总线有包的概念，包可以有包界定符号，包起始控制符，包结束控制符以及中间的数据信息，CRC校验信息等。 这篇博文，我们就通过仿真来理解下这句话的含义，看看我们是如何发送数据以及如何接收到数据的。 这里稍微偏题...
- 目录 一、RapidIO背景介绍 二、RapidIO协议概述 2.1 包与控制符号 2.2 包格式 2.3 事务格式与类型 2.4 消息传递 2.5 全局共享存储器 2.6 流量控制 2.7 串行物理层 三、I/O逻辑操作与包格式 3.1 引言 3.2 请求包格式 3.3 响应包格式 3.4 常用的I/O逻辑操作事务 四、维护操作与包格式 五、... 目录 一、RapidIO背景介绍 二、RapidIO协议概述 2.1 包与控制符号 2.2 包格式 2.3 事务格式与类型 2.4 消息传递 2.5 全局共享存储器 2.6 流量控制 2.7 串行物理层 三、I/O逻辑操作与包格式 3.1 引言 3.2 请求包格式 3.3 响应包格式 3.4 常用的I/O逻辑操作事务 四、维护操作与包格式 五、...
- 目录 原题复现 审题 状态转移图 我的设计 原题复现 原题传送 The PS/2 mouse protocol sends messages that are three bytes long. However, within a continuous byte stream, it's not obvious where messages sta... 目录 原题复现 审题 状态转移图 我的设计 原题复现 原题传送 The PS/2 mouse protocol sends messages that are three bytes long. However, within a continuous byte stream, it's not obvious where messages sta...
- 目录 一、RapidIO核概述 二、RapidIO核接口说明 2.1 逻辑层接口 2.2 Buffer接口 2.3 物理层接口 2.4 寄存器空间 三、使用RapidIO核 3.1 设计指南 3.2 时钟 3.3 复位 3.4 RapidIO协议简介 四、RapidIO核配置 五、总结 六、参考资料 一、RapidIO核概述 RapidI... 目录 一、RapidIO核概述 二、RapidIO核接口说明 2.1 逻辑层接口 2.2 Buffer接口 2.3 物理层接口 2.4 寄存器空间 三、使用RapidIO核 3.1 设计指南 3.2 时钟 3.3 复位 3.4 RapidIO协议简介 四、RapidIO核配置 五、总结 六、参考资料 一、RapidIO核概述 RapidI...
- 更多详细内容参考官网（中文）：www.ryzerobotics.com/cn 具体SDK文件内容如下： 在doc文件下中，有中英文文档说明，目前有三个主要文件夹程序为Python。 1. Single_Tello_Test 步骤1 编写要在command.txt中运行的命令集，例如:: command takeoff land 步骤... 更多详细内容参考官网（中文）：www.ryzerobotics.com/cn 具体SDK文件内容如下： 在doc文件下中，有中英文文档说明，目前有三个主要文件夹程序为Python。 1. Single_Tello_Test 步骤1 编写要在command.txt中运行的命令集，例如:: command takeoff land 步骤...
- 系统总览 RapidIO标准分为三层：逻辑，传输和物理。 逻辑层定义整体协议和数据包格式。 这是端点启动和完成事务（transaction）所必需的信息。 传输层提供数据包从端点移动到端点所需的路由信息。 物理层描述了设备级接口细节，例如数据包传输机制，流控制，电气特性和低级错误管理。 这种划分提供了将新事务类型添加到逻辑规范的灵活性，而无需修改传输或物理层规范。 ... 系统总览 RapidIO标准分为三层：逻辑，传输和物理。 逻辑层定义整体协议和数据包格式。 这是端点启动和完成事务（transaction）所必需的信息。 传输层提供数据包从端点移动到端点所需的路由信息。 物理层描述了设备级接口细节，例如数据包传输机制，流控制，电气特性和低级错误管理。 这种划分提供了将新事务类型添加到逻辑规范的灵活性，而无需修改传输或物理层规范。 ...
- 目录 一、引言 二、串行物理层的PCS层与PMA层 2.1 PCS层的功能 2.2 PMA层的功能 2.3 术语定义 2.3 8B/10B传输码 2.4 字符和码组记号 2.5 运行不一致（Running Disparity） 2.6 8B/10B编码 2.7 发送顺序 2.8 8B/10B解码 2.9 特殊字符与纵列 三、使用串行物理层 3.1 ... 目录 一、引言 二、串行物理层的PCS层与PMA层 2.1 PCS层的功能 2.2 PMA层的功能 2.3 术语定义 2.3 8B/10B传输码 2.4 字符和码组记号 2.5 运行不一致（Running Disparity） 2.6 8B/10B编码 2.7 发送顺序 2.8 8B/10B解码 2.9 特殊字符与纵列 三、使用串行物理层 3.1 ...
- 文章目录 写在前面IP核定制页面预览IP核定制详解lane widthLine RateGT REFCLK (MHz)INIT clk (MHz)DRP clk (MHz)Dataflow ModeInterfaceFlow controlBack ChannelGT selection 写在最后同行邀请参考资料 写在前面 很久没有在夜里写博客了，现... 文章目录 写在前面IP核定制页面预览IP核定制详解lane widthLine RateGT REFCLK (MHz)INIT clk (MHz)DRP clk (MHz)Dataflow ModeInterfaceFlow controlBack ChannelGT selection 写在最后同行邀请参考资料 写在前面 很久没有在夜里写博客了，现...
- 文章目录 前言背景PLLXilinx公司的锁相环结构简介Altera公司的锁相环结构简介 DCM 前言 2020年2月10日15:02:18 这个时间的FPGA发展可以说已经很成熟了，Xilinx早已推出了ZYNQ系列，并推出了新工具VITIS 2019.2，当然Vivado并没有淘汰也几乎不可能淘汰，VITIS 2019.2自然也内含了Vivado... 文章目录 前言背景PLLXilinx公司的锁相环结构简介Altera公司的锁相环结构简介 DCM 前言 2020年2月10日15:02:18 这个时间的FPGA发展可以说已经很成熟了，Xilinx早已推出了ZYNQ系列，并推出了新工具VITIS 2019.2，当然Vivado并没有淘汰也几乎不可能淘汰，VITIS 2019.2自然也内含了Vivado...
上滑加载中
推荐直播
-
华为云码道 × 仓颉编程：工程化AI编码探索2026/05/27 周三 19:00-21:00
刘俊杰-华为云仓颉语言专家/李炎-华为云码道技术专家/王智鹏-OpenCangjie开源社区发起人
本场直播围绕华为云仓颉语言与华为云码道的深度结合，展示华为云智能编程从零基础到高效落地的完整生态能力。以华为云码道为引擎，仓颉语言为载体，带给大家日常提效、趣味创新到极速量产的开发体验。
回顾中 -
一个AI团队帮你写代码：华为云码道Agent Space实战2026/06/25 周四 19:00-21:00
张翰文-华为云码道工程师/郭英旭-青软创新科技集团股份有限公司 软件架构师
本场直播聚焦华为云码道Agent Space两大模式：研发办公、代码开发，亲身体验从需求到代码的AI自动化能力。实操演示基于华为 CodeArts CLI，依托 OpenSpec 规格体系从零搭建业务项目。
回顾中
热门标签