- Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs 最近在看关于Ultrafast设计方法学的视频以及Vivado design Methodology的用户手册时，总是提到SRL，我总是很困惑，总是用这个缩写，到底是啥，也许没有看这些东西的时候，我还... Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs 最近在看关于Ultrafast设计方法学的视频以及Vivado design Methodology的用户手册时，总是提到SRL，我总是很困惑，总是用这个缩写，到底是啥，也许没有看这些东西的时候，我还...
- 不稳定态，指的就是不稳定的状态。请注意，寄存器输出的不稳定状态并不是由于赋值冲突而导致的不确定状态（‘X’状态），而是由于不同路径的延迟不一致所导致的数据线上出现了一个或多个非预期的中间状态。 时序仿真时，寄存器的输出从A变为B时，中间会有一小段毛刺。毛刺其实是有确切的取值的。 单触发器寄存器 如果寄存器只包含一个触发器，即寄存器的容量为1bit。例如，在下一个有效时钟... 不稳定态，指的就是不稳定的状态。请注意，寄存器输出的不稳定状态并不是由于赋值冲突而导致的不确定状态（‘X’状态），而是由于不同路径的延迟不一致所导致的数据线上出现了一个或多个非预期的中间状态。 时序仿真时，寄存器的输出从A变为B时，中间会有一小段毛刺。毛刺其实是有确切的取值的。 单触发器寄存器 如果寄存器只包含一个触发器，即寄存器的容量为1bit。例如，在下一个有效时钟...
- 时钟，时序逻辑的心跳 在时序逻辑中，正是时钟信号将各个存储单元中的数据一级一级地推动下去，如果时钟信号突然停止，那么整个时序逻辑也将陷入瘫痪，因此，时钟就好像时序逻辑的心跳一样，那么重要却又平常的存在着。 几乎所有的FPGA设计都是时序逻辑，就意味着几乎所有的FPGA设计都离不开时钟，时钟之于时序逻辑，好比空气之于众生。因此，要确保FPGA设计成功，就先要确保时钟信号成功... 时钟，时序逻辑的心跳 在时序逻辑中，正是时钟信号将各个存储单元中的数据一级一级地推动下去，如果时钟信号突然停止，那么整个时序逻辑也将陷入瘫痪，因此，时钟就好像时序逻辑的心跳一样，那么重要却又平常的存在着。 几乎所有的FPGA设计都是时序逻辑，就意味着几乎所有的FPGA设计都离不开时钟，时钟之于时序逻辑，好比空气之于众生。因此，要确保FPGA设计成功，就先要确保时钟信号成功...
- 上篇博文讲了输入延迟约束（ Input Delay Constraints）：输入延迟约束（Constraining Input Delay） 这篇博文讲解具体的实例，通过实例去学习是最有效果的。 实例1 如图1所示系统，以太网PHY芯片与FPGA相连，分为三组接口： RX接口：时钟RXCK和数据RXD； TX接口：时钟... 上篇博文讲了输入延迟约束（ Input Delay Constraints）：输入延迟约束（Constraining Input Delay） 这篇博文讲解具体的实例，通过实例去学习是最有效果的。 实例1 如图1所示系统，以太网PHY芯片与FPGA相连，分为三组接口： RX接口：时钟RXCK和数据RXD； TX接口：时钟...
- 目录 连续赋值符号 阻塞赋值符号 非阻塞赋值 映射赋值符号 位置赋值 以前已经写过博文专门介绍阻塞赋值和非阻塞赋值运算符了，见博文：【Verilog HDL】赋值语句之阻塞赋值方式与非阻塞赋值方式，可今天看《FPGA之道》这本书时，回首过去，觉得说得还不够，这里再一次总结下 Verilog 中的赋值运算符。其中包括阻塞赋值和非阻塞赋值，感觉理解更进一步了。 包... 目录 连续赋值符号 阻塞赋值符号 非阻塞赋值 映射赋值符号 位置赋值 以前已经写过博文专门介绍阻塞赋值和非阻塞赋值运算符了，见博文：【Verilog HDL】赋值语句之阻塞赋值方式与非阻塞赋值方式，可今天看《FPGA之道》这本书时，回首过去，觉得说得还不够，这里再一次总结下 Verilog 中的赋值运算符。其中包括阻塞赋值和非阻塞赋值，感觉理解更进一步了。 包...
- 这篇博文快速完成，对上篇博文的一个延续，用动态扫描数码管显示模块来显示回响信号的脉冲长度，从而知道测距值。 上篇博文：超声波测距小实验（一） 关于数码管的动态扫描显示的博文之前也写了几篇，这里直接调用其模块即可：控制数码管动态扫描显示的小实验 功能框图： 同样为25MHz的时钟频率，所以段选，片选模块可以直接使用： ///工程硬件平台： Xilinx Spa... 这篇博文快速完成，对上篇博文的一个延续，用动态扫描数码管显示模块来显示回响信号的脉冲长度，从而知道测距值。 上篇博文：超声波测距小实验（一） 关于数码管的动态扫描显示的博文之前也写了几篇，这里直接调用其模块即可：控制数码管动态扫描显示的小实验 功能框图： 同样为25MHz的时钟频率，所以段选，片选模块可以直接使用： ///工程硬件平台： Xilinx Spa...
- 组合逻辑和时序逻辑学习笔记 服完上篇博文的知识，再服用此博文效果更佳！认真看下去，其实还挺有意思。 本文来自于《从算法设计到硬件逻辑的实现》，仅供学习交流使用！ 我们知道，诸如加、减、乘、除、比较等运算都可以用组合逻辑来实现，但运算的输入必须稳定一段时间，才可能得到稳定的输出，而输出要被下一阶段的运算作为输入，也必须要有一段时间的稳定，因而输出结果必须保存在寄存器组中... 组合逻辑和时序逻辑学习笔记 服完上篇博文的知识，再服用此博文效果更佳！认真看下去，其实还挺有意思。 本文来自于《从算法设计到硬件逻辑的实现》，仅供学习交流使用！ 我们知道，诸如加、减、乘、除、比较等运算都可以用组合逻辑来实现，但运算的输入必须稳定一段时间，才可能得到稳定的输出，而输出要被下一阶段的运算作为输入，也必须要有一段时间的稳定，因而输出结果必须保存在寄存器组中...
- Vivado进行时序分析，对时钟的约束是必不可少的，设计中的时钟可分为一下几种： Primary Clocks 主时钟；Generated Clocks 衍生时钟；Virtual Clocks 虚拟时钟。 Primary Clocks 主时钟一般是FPGA外部芯片如晶振提供的时钟，通过FPGA引脚输入。Vivado进行时序分析时，以主时钟的源端点作为延时计算起... Vivado进行时序分析，对时钟的约束是必不可少的，设计中的时钟可分为一下几种： Primary Clocks 主时钟；Generated Clocks 衍生时钟；Virtual Clocks 虚拟时钟。 Primary Clocks 主时钟一般是FPGA外部芯片如晶振提供的时钟，通过FPGA引脚输入。Vivado进行时序分析时，以主时钟的源端点作为延时计算起...
- 前几篇博文提到了四种时序路径：基本的时序约束、分析的概念 1) FPGA内部时序单元间的路径 2) 输入端口到FPGA内部时序单元的路径 3) FPGA内部时序单元到输... 前几篇博文提到了四种时序路径：基本的时序约束、分析的概念 1) FPGA内部时序单元间的路径 2) 输入端口到FPGA内部时序单元的路径 3) FPGA内部时序单元到输...
- 目录 前言 硬件语言描述 测试文件 仿真图 综合工具综合后的原理图 综合介绍D触发器 维基百科介绍： 其他来源（课本）： 8位的D触发器 Verilog HDL程序设计 测试文件： 仿真波形： 综合工具综合后的电路： 内部电路图（Technology Schematic）为： 前言 D触发器虽然基础，但很重要，扎实地掌握对于硬件电路学习... 目录 前言 硬件语言描述 测试文件 仿真图 综合工具综合后的原理图 综合介绍D触发器 维基百科介绍： 其他来源（课本）： 8位的D触发器 Verilog HDL程序设计 测试文件： 仿真波形： 综合工具综合后的电路： 内部电路图（Technology Schematic）为： 前言 D触发器虽然基础，但很重要，扎实地掌握对于硬件电路学习...
- ROS专题----nodelet简明笔记 ------ 此页面包含使用nodelet的教程。强烈建议您已经回顾了pluginlib教程做这些教程了。 运行节点这将显示如何在系统中运行节点。将节点移植到节点 来自使用nodelet的其他包/堆栈的教程： Kobuki控制器教程：为Kobuki编写您自己的基于节点的控制器 ------ $ roslaunch nod... ROS专题----nodelet简明笔记 ------ 此页面包含使用nodelet的教程。强烈建议您已经回顾了pluginlib教程做这些教程了。 运行节点这将显示如何在系统中运行节点。将节点移植到节点 来自使用nodelet的其他包/堆栈的教程： Kobuki控制器教程：为Kobuki编写您自己的基于节点的控制器 ------ $ roslaunch nod...
- 这是小实验还是接着上个小实验的：超声波测距小实验（一） 数码管显示回响信号脉冲宽度 先说说实验的要求： 超声波测距回响脉宽计数之均值滤波处理，每100ms产生1个超声波测距模块所需的10us高脉冲激励（超声波测距模块的触发信号），并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值（以10us为单位）。 如下为功能框图： 滤波算法与实现： ... 这是小实验还是接着上个小实验的：超声波测距小实验（一） 数码管显示回响信号脉冲宽度 先说说实验的要求： 超声波测距回响脉宽计数之均值滤波处理，每100ms产生1个超声波测距模块所需的10us高脉冲激励（超声波测距模块的触发信号），并用数码管以16进制数据显示经过滤波处理的回响信号的高脉冲计数值（以10us为单位）。 如下为功能框图： 滤波算法与实现： ...
- 如何快速学会单片机编程并应用？ 先上一些参考资料，主要来源知乎： 1 -怎样学会单片机？- 2 -arduino、arm、树莓派、单片机四者有什么不同？- 3 -单片机可以替代PLC么？- 4 -单片机有没有必要用汇编讲？- 5 -相关课程- 单片机和C语言，是自动化（机器人）学科重要的基础内容。 如果对机器人感兴趣，可参考机器人工程师学习计划。 课程学习动机~Why？为什么... 如何快速学会单片机编程并应用？ 先上一些参考资料，主要来源知乎： 1 -怎样学会单片机？- 2 -arduino、arm、树莓派、单片机四者有什么不同？- 3 -单片机可以替代PLC么？- 4 -单片机有没有必要用汇编讲？- 5 -相关课程- 单片机和C语言，是自动化（机器人）学科重要的基础内容。 如果对机器人感兴趣，可参考机器人工程师学习计划。 课程学习动机~Why？为什么...
- 以ADC0809为例，设计一个ADC采样控制电路，采用有限状态机的方式。 传统的ADC采样控制的方法是用单片机控制，单片机控制ADC采样具有编程简单，控制灵活的优点，但是采样速度慢，CPU控制的低速极大地限制了ADC器件告诉性能的发挥，在高速ADC控制中，目前基本上都是使用可编程逻辑器件来完成。 下面是ADC0809的内部电路图： 引脚图： 引脚功能： ... 以ADC0809为例，设计一个ADC采样控制电路，采用有限状态机的方式。 传统的ADC采样控制的方法是用单片机控制，单片机控制ADC采样具有编程简单，控制灵活的优点，但是采样速度慢，CPU控制的低速极大地限制了ADC器件告诉性能的发挥，在高速ADC控制中，目前基本上都是使用可编程逻辑器件来完成。 下面是ADC0809的内部电路图： 引脚图： 引脚功能： ...
- 原文链接：上拉电阻和下拉电阻的作用 下拉就是接地，上拉就相当于升压，提高驱动能力或者稳定性。 上拉电阻是用来解决总线驱动能力不足时提供电流的问题的。一般说法是上拉增大电流，下拉电阻是用来吸收电流（抵抗干扰）。 上拉是将电压拉高，下拉是将电压拉低，主要用在三极管或场管的控制极的电位，因为只有满足电压差才会工作。 上拉电阻： 下拉电阻： 总之： 2者共同的... 原文链接：上拉电阻和下拉电阻的作用 下拉就是接地，上拉就相当于升压，提高驱动能力或者稳定性。 上拉电阻是用来解决总线驱动能力不足时提供电流的问题的。一般说法是上拉增大电流，下拉电阻是用来吸收电流（抵抗干扰）。 上拉是将电压拉高，下拉是将电压拉低，主要用在三极管或场管的控制极的电位，因为只有满足电压差才会工作。 上拉电阻： 下拉电阻： 总之： 2者共同的...
上滑加载中
推荐直播
-
华为云码道 × 仓颉编程：工程化AI编码探索2026/05/27 周三 19:00-21:00
刘俊杰-华为云仓颉语言专家/李炎-华为云码道技术专家/王智鹏-OpenCangjie开源社区发起人
本场直播围绕华为云仓颉语言与华为云码道的深度结合，展示华为云智能编程从零基础到高效落地的完整生态能力。以华为云码道为引擎，仓颉语言为载体，带给大家日常提效、趣味创新到极速量产的开发体验。
回顾中 -
一个AI团队帮你写代码：华为云码道Agent Space实战2026/06/25 周四 19:00-21:00
张翰文-华为云码道工程师/郭英旭-青软创新科技集团股份有限公司 软件架构师
本场直播聚焦华为云码道Agent Space两大模式：研发办公、代码开发，亲身体验从需求到代码的AI自动化能力。实操演示基于华为 CodeArts CLI，依托 OpenSpec 规格体系从零搭建业务项目。
回顾中
热门标签