FPGA做从，Atlas200做主RC模式，请帮忙检视原理图，谢谢，发件人870229335@qq.com

【功能模块】FPGA做主,Atlas200 做从,请求帮忙审核原理图，已发邮件！RGMII 这种模式，Atlas200 需要预留哪些接口，以方便调试，还请多指点【截图信息】【日志信息】（可选，上传日志内容或者附件）

【功能模块】atlas200AI加速模块【操作步骤&问题现象】1、200AI模块的内核源码中的设备树文件夹里面，有多种dtsi文件。请问dtsi文件中的esl、evb和fpga是什么含义？比如hi1910-fpga-dvpp.dtsi，是不是表示dvpp是基于fpga实现的？200AI模块有相关的设备树说明文档吗？2、【截图信息】【日志信息】（可选，上传日志内容或者附件）

【功能模块】atlas200作为pcie rc端， fpga作为pcie ep端pcie2.0*4外挂单片机控制上电和复位【操作步骤&问题现象】1、上电FPGA配置完成2、 延迟3s 使能atlas200的3.8v3、 再延迟一会，同时释放atlas200的host_rst 和 fpga的主复位4、个别时候功能正常，个别时候会一直报aer err，模组无法启动【截图信息】【日志信息】（可选，上传日志内容或者附件）附件是正常启动 和   AER错误时候的log

自上世纪80 年代中期首批 PC 机面市后不久，网络接口卡 (NIC) 就已经进入了市场。然而，在过去的几年里，我们看到了 SmartNIC 的兴起。什么是 SmartNIC？按照最基本的定义，SmartNIC 就是可编程NIC。很多厂商只是顺应 SmartNIC 这一概念在自身实现中堆砌冗繁的芯片与固件。一个比较准确的定义是SmartNIC 是包含客户可用的额外计算资源和使用这些资源所需的开源工具的NIC。这些额外的计算资源用来处理进出服务器时的网络流量，以及在应用层面卸载主机CPU。 计算单元 SmartNIC在同一张卡上融合有线网络和计算资源。这些计算资源的构成可包含下列一种或数种类型的资源：传统x86 CPU，如 Arm 核；数字信号处理器 (DSP) 专用核；人工智能 (AI)；网络处理单元 (NPU)；或现场可编程门阵列 (FPGA)。一个SmartNIC 上含有多个上述计算单元的情况并不罕见。 服务器与NIC 连接 每个服务器使用NIC 连接到网络。有时也使用通常用来支持摄像头和恒温器等物联网 (IoT) 设备的嵌入式无线连接，但大多数服务器还是以有线方式连接到网络。采用有线联网的原因较多，不过两个最重要的原因是性能和可用性。 在可用性方面，有线网络只有在电缆受损或拆除的情况下才中断。至于网络性能方面，我们重点关注两个指标：一个是带宽，可通过网络传输的数据量；另一个是时延，即传输数据所用的时间。 提升算力 虽然今天的数据中心联网采用的是25 GbE，并且正在迅速升级到 50 GbE 和 100 GbE，但仍需要认真地考虑为 SmartNIC 添加额外的计算资源。对于传统的 CPU 核（比如 Arm 的 CPU 核），最高效的使用方式是将它们预留给控制平面管理。例如，一个双核或四核Arm 核组常被用于控制平面管理任务，如将软件卸载到其他计算单元和记录日志。 今天的数据中心NIC 每秒要处理数百万乃至超过一亿个网络数据包。即便主频在3GHz 的 Arm 核，也不能胜任每秒检查和处理数百万个数据包的工作，更别说数千万个数据包了。每秒的指令数根本不够应付这样大数量的数据包。处理这样大数量的数据包，需要使用专用计算资源，如专用网络处理器、FPGA或 GPU 核。 FPGA 的并行处理和可编程逻辑特性，常常使其成为这种任务的最佳选择。FPGA 可以通过重配置快速解析网络数据包报头，甚至是数据包本体。然后采取必要的处理，如丢弃数据表、包装数据包或以线速率修改数据包内容。赛灵思 Alveo SN1000 SmartNIC 就是包含一个 Arm 核组和一个网络处理器的基于 FPGA 的 SmartNIC 的典型示例。 卸载 CPU卸载是 SmartNIC的一个关键用途。区块链散列和视频转码等计算密集型任务交由SmartNIC 单独处理即可，从而释放了宝贵的服务器 CPU 资源。 区块链依赖的是求解工作量证明。网络上完成求解的第一个节点会得到奖励，并允许在链上捆绑并发布下一个区块。SmartNIC能在计算下一个解时，将区块链和待完成事项保存在存储器中。如果求解成功，SmartNIC就公布这个区块并开始处理下一个区块。 视频转码是另一种非常适合SmartNIC 从主机 CPU卸载的任务。使用自适应比特率 (ABR) 压缩支持移动设备的视频转码，是另一种 CPU 密集型任务（特别是对于实时视频应用而言）。这些压缩任务极度线性，在移植到基于 FPGA 的加速器上后，被证明效率较通用 CPU 提高 10 倍到 20 倍。 此外，SmartNIC 还内置基本的 Netfilter 防火墙，从主机 CPU 卸载过滤出入站数据包的任务。Netfilter 是一种新版本的 IP 信息包过滤系统，为过滤网络流量提供了非常可靠的架构。将这个防火墙卸载到 SmartNIC，每秒可为主机 CPU节省数百万条指令，以支持于在服务器上运行的其它应用。 我们也提供数据包封装，也就是封包功能。一旦我们对虚拟化或容器化系统使用叠加网络，我们就需要封装网络数据表，让它们在这些叠加网络间正确路由。叠加网络处理的例子如 Open vSwitch (OvS)。它有非常高的 CPU 占用率，因此将这个任务卸载到 SmartNIC 可释放大量主机 CPU 周期。 最后，我们还可以卸载通常运行在 DNS 等服务器上或内存数据库上的主要网络应用。完全在 SmartNIC 内处理 DNS 查询是一种典型的 SmartNIC 应用，因为事务较小而且查找表处理速度较快。 采用 SmartNIC 进行存储控制 SmartNIC 也能兼用作存储控制器。像赛灵思 Alveo U25 这样的一些 SmartNIC，自己的本地存储拥有千兆字节片上和板载存储器（比如 U25 有 6GB）。这种存储可兼用作服务器自己的 NVMe 磁盘的缓存。这种做法很有意义，因为 Compute Express Link (CXL) 等协议能让未来的 SmartNIC 直接管理与 NVMe 驱动器的关系。 赛灵思Alveo U25 智能网卡 此外，SmartNIC 也能在硬件中进行抹除编码，还可以为存储加密。对于驱动器加密，SmartNIC 提供了一种独特的安全机制。如果使用 SmartMIC 为存放到NVMe存储的数据进行加密或解密，要破解这种加密，就需要同时拥有这两个设备。如果管理员拆下 NVMe 驱动器到其他地方去解密，他们只能使用暴力破解法，猜测被留在 SmartNIC 上的缺失的加密密钥。 SmartNIC 可以方便地采用密码术保障上电周期间密钥的安全性，进一步提高系统的可靠性和安全性。例如，被赛灵思收购的Solarflare在 NIC 上保持着一个硬件安全隔离区，过去几年一直在其 X2 芯片上存储 NIC 密钥。未来的 SmartNIC 安全隔离区将有望为 SSL/TLS 端点加密保存数十万个安全密钥并保障它们的安全。 电子交易 最后，SmartNIC 还在另外一个领域里大有前途。那就是超低时延电子交易。我们在上文里谈论过在几百亿分之一秒内传输网络数据包。今天，高性能25-GbE NIC的时延在1,000ns左右。采用正确架构的系统、正确的软件和调试到位的 SmartNIC，能在收到网络数据包的同时完成分析，一次四个字节。响应数据包则能以令人惊奇的 22ns 内注入到网络中。这比传统的高性能 NIC 速度提高了 40 多倍。当用于电子交易时，这些 SmartNIC 的投资回报 (ROI) 有时可以不到一秒就能测得。 市场采用日益攀升 随着云服务提供商不断扩大容量，他们也在增加 SmartNIC 的部署，以将宝贵的 CPU 核心释放给业务应用，优化服务器利用率。今天的服务器往往把 30% 的 CPU 周期用在管理网络上。即相当于每三部生产服务器中就有一部用于组网。SmartNIC 支持系统架构师将高性能计算资源部署在服务器的边缘，也就是网络上。然后 SmartNIC就能用于保护服务器，进而保护企业，同时有力地从成本高昂得多的服务器 CPU 上卸载任务。 根据市场研究公司 Dell’Oro Group，到 2024 年，SmartNIC 的市场规模预计将超过 6 亿美元，占全球以太网适配器市场的23%。我们已经看到博通、英特尔、迈络思和赛灵思等公司纷纷推出新一代 SmartNIC。因此，当您设计您的新一代数据中心部署的时候，也许可以考虑将 SmartNIC 纳入到您的计划中, 而不是单纯将标准 NIC当作服务器的默认配置。

【功能模块】想要实现ACL框架对其他的资源进行调度，例如实现cpu、npu、fpga合作，通过ACL发现FPGA资源，并通过acl和fpga进行通讯，不知道我的理解对不对？【操作步骤&问题现象】1、2、【截图信息】【日志信息】（可选，上传日志内容或者附件）

FPGA(主) + Atlas200 PCIe(从)      应该可以实现的吧?1.Atlas500设计参考请问如何获得啊2.内部ddr是否带ecc功能3.Atlas200 作为EP模式，可以引出USB3.0吗？需要外挂芯片嘛？感谢支持！

这是来自韦东山老师的分享。 原文链接：[常见处理器MCU、MPU、DSP、FPGA等嵌入式处理器概念](https://blog.csdn.net/thisway_diy/article/details/114916402?utm_source=app&app_version=4.5.2) ## MCU 微控制器 (Micro-Controller Unit ， MCU) ，俗称单片机。 之所以称之为单片机 (Single Chip Microcomputer)，是因为不同于其它处理器，它将CPU、RAM(随机存储器)、ROM(只读存器)、I/O、中断系统、定时器等各种功能外设资源集中到一个芯片上。这个芯片就是一个完整的微型计算机，只需要供电或加上极少的外围电路即可工作。 常见的MCU有80C51系列单片机、Atmel公司的AVR系列单片机、Microchip公司的PIC系列单片机、TI公司的MSP430系列单片机、ST公司的STM32系列单片机、NXP公司的LPC1700系列单片机。 早期的MCU主要是8位，后面发展出16位，再到现在主流的已经是32位。此外，主频不断提高、ROM不断增大、外设不断增多，单片机的应用领域和场合越来越大。 ## MPU 微处理器(Micro-Processor Unit，MPU)。类似通用计算机的CPU，主要负责处理计算，需要外加RAM、 Flash、电源等电路。 MCU和MPU的本质区别是因为应用场景的定位不同。MPU注重通过相对强大的运算/处理能力，执行复杂多样的大型程序，因此常需要外挂运行内存(RAM)、存储器(Flash)等。MCU注重功能较为单一、价格敏感的应用场景，不需要相对强大的运算/处理能力，更多的是对设备管理/控制，因此不需要大容量的RAM、Flash来运行大型程序，于是将RAM、Flash全集成在一起，大家也就俗称“单片机”，如图 2.3.1 所示。  如今，随着技术的发展，市场及需求的变化，MPU和MCU的界限日趋模糊。高端的32位MCU主频越来越高，已经反超低端MPU主频，MCU也有外挂RAM和Flash的场景，依靠硬件结构去区分逐渐困难。读者可以简单的认为，嵌入式微处理器MPU，通常运行Linux、Android等非实时操作系统，应用在高端应用市场，比如智能手机、路由器等消费电子市场领域，而嵌入式微控制器MCU，常用运行裸机或实时性操作系统，应用在中、低端应用市场，比如家电控制领域、工业控制领域等。 ## DSP DSP通常有两个含义。 数字信号处理（Digital Signal Processing，DSP），是一门学科技术，使用数值计算的方式对信号进行加工处理的理论和技术。 数字信号处理器（Digital Signal Processor，DSP），是一种专门用于数字信号处理领域的微处理器芯片。 如图 2.3.2 为TI公司的DSP芯片TMS320VC5509A。  DSP芯片为了达到快速处理数字信号处理的目的，采用了许多特殊软硬件结构。首先是采用哈佛结构，将程序和数据分开，同时为处理器提供指令和数据。然后采用多级流水线技术，在指令周期内可以执行更多指令。加上专用的硬件乘法器、特殊的DSP指令，使得DSP芯片在计算处理上，远超同主频的MCU或MPU。 DSP芯片拥有强大的数据处理能力，在数字信号处理领域，如调制/解调、数据加密/解密、图形处理、数字滤波、音频处理等计算密集型的场景广泛应用。 ## FPGA 现场可编程门阵列（Field－Programmable Gate Array，FPGA），由可编程互连连接的可配置逻辑块(CLB) 矩阵构成的半导体器件。通俗地说，FPGA就是一个可以通过编程改变内部硬件结构，实现所需功能的芯片。前面的MCU、DSP等都是硬件资源固定，只能通过修改软件实现所需功能。而FPGA是通过硬件描述语言或其它方式修改硬件，将FPGA变为CPU或专用芯片，来实现控制或算法。因此，MCU、DSP能够实现的功能，FPGA理论上都可以实现，反之则不一定。如图 2.3.3 为Xilinx公司的FPGA芯片XC3S400A。  FPGA主要有两大优势：高速和灵活。FPGA使用硬件处理数据，采用并发和流水技术，多个模块之间可以同时并行执行。FPGA可以根据现场情况配置器件功能，能够在技术和需求变化时重新配置，实现系统优化升级。 在某些通信领域，需要处理高速的通信协议，同时通信协议随时都可能修改，不适合做成专门的芯片，FPGA的高速、灵活就便成了首选。 虽然FPGA功能强大，但实际工程项目中，还需考虑硬件成本、开发难度和市场需求等因素。一些简单的控制场合，尽管FPGA和MCU都能胜任，但MCU价格低廉和研发简单，更划算。 ## **【总结】** 如今复杂的嵌入式系统往往是复合架构，比如“MPU+FPGA”、“MPU+DSP”、“MCU+FPGA”、“MCU+DSP”，甚至“MCU +MPU+FPGA+DSP”。控制、显示、通信一般选择MCU或MPU，通信和数据处理算法选择DSP，大量的数据处理和特定实现选择FPGA。 MCU开发需要C语言基础，然后学习各类资源、接口，再到RTOS；MPU通常运行Linux，需要Linux基 础、操作系统、网络编程等知识；DSP开发需要具备数据信号处理算法的理论知识；FPGA开发需要了解高速接口或音/视处理算法等。 一般来说，MCU相对比较简单，适合作为入门学习，待MCU学习完后，再结合实际情况选择深入学习方向。 ———————————————— 声 明：本文为CSDN博主「韦东山」的原创文章 原文链接：https://blog.csdn.net/thisway_diy/article/details/114916402

【功能模块】    ATLAS200模块与自制底板FPGA的PCIE link 不上【操作步骤&问题现象】   您好，我们的项目目前需要自制底板，将ATLAS200当做加速模块，由FPGA进行数据采集，使用ATLAS200进行处理。二者之间采用PCIE接口进行通信。    目前ATLAS200设置运行于RC模式，FPGA运行于EP模式，FPGA设置为1x，2.5G；       运行顺序：    1. FPGA先上电并初始化PCIE控制器，等待连接；    2. FPGA控制atlas200上电；    问题：    1. Atlas200默认系统是连接的是H3519，从串口打印中可以看出BIOS会初始化一个2X的PCIE，但是并未给出具体的连接速度，请问具体速度是多少？是不是FPGA需要去设置为同样的设备？    2. 如果需要调整Atlas200的PCIE连接lane数和速度哦，应该怎样修改，如何设置？    谢谢！

市场上为什么有很多主控芯片，例如：MCU,MPU,DSP,FPGA等？

绑定弹性公网IP用户在使用加速云服务器过程中，需要通过弹性公网IP下载相关的开发工具。关于如何绑定弹性公网IP请参见为弹性云服务器申请和绑定弹性IP。说明： 如果加速云服务器在创建过程中已经绑定了弹性公网IP，则无需执行本节操作。下载开发套件用户购买FPGA加速云服务器后需要获取或更新FPGA开发套件，通过GitHub开源平台可以获取FPGA加速云服务器的FPGA开发套件，关于套件获取的具体操作请参见README中的“开发套件的下载”。安装和配置fisclient工具在进行AEI管理前，用户需要按照fisclient工具的README完成fisclient工具的安装和配置。fisclient工具的安装请参见“安装”章节。fisclient工具的配置请参见“配置”章节。

概述在开启您的FPGA开发之旅前，您需要登录华为云页面，按照指引完成FPGA加速云服务器的购买，具体购买方法请参见《购买弹性云服务器》。说明： 用户在使用FPGA加速云服务器时需要手动安装一些开发工具，这些工具会占用大量的磁盘空间。因此，用户在购买FPGA加速云服务器时，请确保选择的系统盘大小大于等于100GB，建议选择100GB。使用场景第一次使用或再次购买FPGA加速云服务器。关于登录对于Linux操作系统的FPGA加速云服务器，登录时请以SSH密码方式登录。具体操作，请参见密码方式登录Linux弹性云服务器（SSH方式）。

FPGA视频转码加速服务支持H.265，H.264编码标准，提供高画质、高密度、低时延等档位的FPGA硬件编码器，支持直播，点播，短视频等场景，满足客户不同的视频编码加速需求。

当前仅支持如下版本的操作系统：CentOS 7.3 64bit不支持规格变更。不支持迁移。不支持自动恢复功能。Fp1型、Fp1c型云服务器包含FPGA卡，关机后仍然收费。如果停止计费，需删除弹性云服务器。

FPGA云服务的硬件加速资源以池化的形式呈现，我们像分配CPU资源一样，按照您的需求分配最合适、最经济的FPGA资源。通过FPGA虚拟化技术、隔离技术和分布式技术，我们可以实现节点内FPGA资源的共享，而这一切对您的业务都是透明的，从而最大化满足您业务的硬件加速需求。