- 1.算法运行效果图预览将FPGA的结果导入到matlab，并和matlab的仿真结果进行对比： 2.算法运行软件版本vivado2019.2 matlab2022a 3.算法理论概述 RGB和CIE-Lab是两种常用的颜色空间，它们在不同的应用领域中各有优势。RGB颜色空间主要用于显示设备，而CIE-Lab颜色空间则更适用于颜色测量和计算。因此，将RGB颜色空间转换为CIE-Lab... 1.算法运行效果图预览将FPGA的结果导入到matlab，并和matlab的仿真结果进行对比： 2.算法运行软件版本vivado2019.2 matlab2022a 3.算法理论概述 RGB和CIE-Lab是两种常用的颜色空间，它们在不同的应用领域中各有优势。RGB颜色空间主要用于显示设备，而CIE-Lab颜色空间则更适用于颜色测量和计算。因此，将RGB颜色空间转换为CIE-Lab...
- 1.算法运行效果图预览 将仿真结果导入到matlab中，得到如下对比结果： 2.算法运行软件版本matlab2022a，vivado2019.2 3.算法理论概述 基于FPGA的图像RGB转CMYK实现是一种将RGB图像转换为CMYK图像的硬件实现方法。下面将详细介绍其原理和数学公式。 3.1、RGB转CMYK的原理 RGB转CMYK是将RGB颜色空间转换为... 1.算法运行效果图预览 将仿真结果导入到matlab中，得到如下对比结果： 2.算法运行软件版本matlab2022a，vivado2019.2 3.算法理论概述 基于FPGA的图像RGB转CMYK实现是一种将RGB图像转换为CMYK图像的硬件实现方法。下面将详细介绍其原理和数学公式。 3.1、RGB转CMYK的原理 RGB转CMYK是将RGB颜色空间转换为...
- 1.算法运行效果图预览在FPGA中仿真结果如下所示： 将FPGA中的仿真结果导入到matlab显示二维图，效果如下： 2.算法运行软件版本matlab2022a vivado2019.2 3.算法理论概述 膨胀操作是形态学中另外一种基本的操作。膨胀操作和腐蚀操作的作用是相反的，膨胀操作能对图像的边界进行扩张。膨胀操作将与当前对象（前景）接触到的背景点合并到当前对象内，从而实现... 1.算法运行效果图预览在FPGA中仿真结果如下所示： 将FPGA中的仿真结果导入到matlab显示二维图，效果如下： 2.算法运行软件版本matlab2022a vivado2019.2 3.算法理论概述 膨胀操作是形态学中另外一种基本的操作。膨胀操作和腐蚀操作的作用是相反的，膨胀操作能对图像的边界进行扩张。膨胀操作将与当前对象（前景）接触到的背景点合并到当前对象内，从而实现...
- 该项目是一个基于Verilog语言的计数器模块设计，结合华为云平台的支持，实现了功能强大且高效的计数逻辑。通过利用华为云的计算资源和开发工具，项目团队能够加速电路设计仿真、快速进行版本控制，并提升团队协作效率。这个项目的成功实施，展示了与华为云结合的优势，为数字电路设计领域提供了一种强大而可靠的解决方案。 该项目是一个基于Verilog语言的计数器模块设计，结合华为云平台的支持，实现了功能强大且高效的计数逻辑。通过利用华为云的计算资源和开发工具，项目团队能够加速电路设计仿真、快速进行版本控制，并提升团队协作效率。这个项目的成功实施，展示了与华为云结合的优势，为数字电路设计领域提供了一种强大而可靠的解决方案。
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 状态编码在使用Verilog HDL描述状态机... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 状态编码在使用Verilog HDL描述状态机...
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 函数（function）说明语句 函数的定义函... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 函数（function）说明语句 函数的定义函...
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 词法规定为对数字电路进行描述,Verilog语... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。 词法规定为对数字电路进行描述,Verilog语...
- ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。HDL产生的最初动因就是为了能够模拟硬件系统，可... ⭐本专栏针对FPGA进行入门学习，从数电中常见的逻辑代数讲起，结合Verilog HDL语言学习与仿真，主要对组合逻辑电路与时序逻辑电路进行分析与设计，对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库：hardware-tutorial】，需要的朋友们自取。或者关注公众号【AIShareLab】，回复 FPGA 也可获取。HDL产生的最初动因就是为了能够模拟硬件系统，可...
- 设计方法Verilog 的设计多采用自上而下的设计方法（top-down）。即先定义顶层模块功能，进而分析要构成顶层模块的必要子模块；然后进一步对各个模块进行分解、设计，直到到达无法进一步分解的底层功能块。这样，可以把一个较大的系统，细化成多个小系统，从时间、工作量上分配给更多的人员去设计，从而提高了设计速度，缩短了开发周期。设计流程Verilog 的设计流程，一般包括以下几个步骤：需求分析... 设计方法Verilog 的设计多采用自上而下的设计方法（top-down）。即先定义顶层模块功能，进而分析要构成顶层模块的必要子模块；然后进一步对各个模块进行分解、设计，直到到达无法进一步分解的底层功能块。这样，可以把一个较大的系统，细化成多个小系统，从时间、工作量上分配给更多的人员去设计，从而提高了设计速度，缩短了开发周期。设计流程Verilog 的设计流程，一般包括以下几个步骤：需求分析...
- 缩写全称中文翻译说明RISCReduced Instruction Set Computer精简指令集计算机相对于复杂指令集计算机LMBLocal Memory Bus本地地址总线BRAMBlock Random Access Memory随机块存储器FPGA中一种特殊的RAM资源LUTLook Up Table查找表可以理解为一种映射，是FPGA种一种基本单元，被包含在slice种CLBC... 缩写全称中文翻译说明RISCReduced Instruction Set Computer精简指令集计算机相对于复杂指令集计算机LMBLocal Memory Bus本地地址总线BRAMBlock Random Access Memory随机块存储器FPGA中一种特殊的RAM资源LUTLook Up Table查找表可以理解为一种映射，是FPGA种一种基本单元，被包含在slice种CLBC...
- 移远RM500Q 5G模块演示5G网络的功能 移远RM500Q 5G模块演示5G网络的功能
- nios 中出现undefined reference to `__alt_invalid'alt_sys_init.c CC++ Problemnios中偶尔出现了这个错误，后发现dsp文件的配置有错误，在dsp文件右击，选择nios ii---dsp editor打开的dsp edit偶尔选项卡中，在前面三项都选择jtag_uart再次编译工程，不会报错。 ===============... nios 中出现undefined reference to `__alt_invalid'alt_sys_init.c CC++ Problemnios中偶尔出现了这个错误，后发现dsp文件的配置有错误，在dsp文件右击，选择nios ii---dsp editor打开的dsp edit偶尔选项卡中，在前面三项都选择jtag_uart再次编译工程，不会报错。 ===============...
- 1.STM32中空的I/O管脚具体介绍管脚是高电平还是低电平取决于具体情况。1、IO端口复位后处于浮空状态，也就是其电平状态由外围电路决定。2、STM32上电复位瞬间I/O口的电平状态默认是浮空输入，因此是高阻。做到低功耗。3、STM32的IO管脚配置口默认为浮空输入，把选择权留给用户，这是一个很大的优势：一方面浮空输入确保不会出现用户不希望的默认电平（此时电平取决于用户的外围电路）；另一方... 1.STM32中空的I/O管脚具体介绍管脚是高电平还是低电平取决于具体情况。1、IO端口复位后处于浮空状态，也就是其电平状态由外围电路决定。2、STM32上电复位瞬间I/O口的电平状态默认是浮空输入，因此是高阻。做到低功耗。3、STM32的IO管脚配置口默认为浮空输入，把选择权留给用户，这是一个很大的优势：一方面浮空输入确保不会出现用户不希望的默认电平（此时电平取决于用户的外围电路）；另一方...
- 音频DA转换芯片CS4334简介完整的立体声DAC系统：插入， / A，输出模拟滤波；24位转换；96分贝动态范围； -88 dB的THD ；低时钟抖动敏感性； +5 V单电源；滤波线路电平输出；片上数字去重的Popguard®技术；功能兼容CS4330 ；该CS4334系列成员是完整的，立体数字至模拟输出系统，包括插补， 1位D /在A转换，输出模拟滤波8引脚封装。该CS4334/ 5/8... 音频DA转换芯片CS4334简介完整的立体声DAC系统：插入， / A，输出模拟滤波；24位转换；96分贝动态范围； -88 dB的THD ；低时钟抖动敏感性； +5 V单电源；滤波线路电平输出；片上数字去重的Popguard®技术；功能兼容CS4330 ；该CS4334系列成员是完整的，立体数字至模拟输出系统，包括插补， 1位D /在A转换，输出模拟滤波8引脚封装。该CS4334/ 5/8...
- 今天小编专门以创龙科技的TL6678F-EasyEVM评估板为例为大家详细讲解一款TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板， 如何进行DSP（数字信号处理） RTOS（实时操作系统）案例开发，为了方便大家学习与查阅。 由于篇幅过长，将分为几个章节为大家讲解。请留意后续发文！ 今天小编专门以创龙科技的TL6678F-EasyEVM评估板为例为大家详细讲解一款TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板， 如何进行DSP（数字信号处理） RTOS（实时操作系统）案例开发，为了方便大家学习与查阅。 由于篇幅过长，将分为几个章节为大家讲解。请留意后续发文！
上滑加载中
推荐直播
-
GaussDB数据库介绍2025/01/07 周二 16:00-18:00
Steven 华为云学堂技术讲师
本期直播将介绍GaussDB数据库的发展历程、优势、架构、关键特性和部署模式等，旨在帮助开发者了解GaussDB数据库，并通过手把手实验教大家如何在华为云部署GaussDB数据库和使用gsql连接GaussDB数据库。
去报名 -
DTT年度收官盛典：华为开发者空间大咖汇，共探云端开发创新2025/01/08 周三 16:30-18:00
Yawei 华为云开发工具和效率首席专家 Edwin 华为开发者空间产品总监
数字化转型进程持续加速，驱动着技术革新发展，华为开发者空间如何巧妙整合鸿蒙、昇腾、鲲鹏等核心资源，打破平台间的壁垒，实现跨平台协同？在科技迅猛发展的今天，开发者们如何迅速把握机遇，实现高效、创新的技术突破？DTT 年度收官盛典，将与大家共同探索华为开发者空间的创新奥秘。
去报名 -
GaussDB应用实战：手把手带你写SQL2025/01/09 周四 16:00-18:00
Steven 华为云学堂技术讲师
本期直播将围绕数据库中常用的数据类型、数据库对象、系统函数及操作符等内容展开介绍，帮助初学者掌握SQL入门级的基础语法。同时在线手把手教你写好SQL。
去报名
热门标签