- ⭐本专栏针对FPGA进行入门学习,从数电中常见的逻辑代数讲起,结合Verilog HDL语言学习与仿真,主要对组合逻辑电路与时序逻辑电路进行分析与设计,对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库:hardware-tutorial】,需要的朋友们自取。或者关注公众号【AIShareLab】,回复 FPGA 也可获取。HDL产生的最初动因就是为了能够模拟硬件系统,可... ⭐本专栏针对FPGA进行入门学习,从数电中常见的逻辑代数讲起,结合Verilog HDL语言学习与仿真,主要对组合逻辑电路与时序逻辑电路进行分析与设计,对状态机FSM进行剖析与建模。🔥文章和代码已归档至【Github仓库:hardware-tutorial】,需要的朋友们自取。或者关注公众号【AIShareLab】,回复 FPGA 也可获取。HDL产生的最初动因就是为了能够模拟硬件系统,可...
- 设计方法Verilog 的设计多采用自上而下的设计方法(top-down)。即先定义顶层模块功能,进而分析要构成顶层模块的必要子模块;然后进一步对各个模块进行分解、设计,直到到达无法进一步分解的底层功能块。这样,可以把一个较大的系统,细化成多个小系统,从时间、工作量上分配给更多的人员去设计,从而提高了设计速度,缩短了开发周期。设计流程Verilog 的设计流程,一般包括以下几个步骤:需求分析... 设计方法Verilog 的设计多采用自上而下的设计方法(top-down)。即先定义顶层模块功能,进而分析要构成顶层模块的必要子模块;然后进一步对各个模块进行分解、设计,直到到达无法进一步分解的底层功能块。这样,可以把一个较大的系统,细化成多个小系统,从时间、工作量上分配给更多的人员去设计,从而提高了设计速度,缩短了开发周期。设计流程Verilog 的设计流程,一般包括以下几个步骤:需求分析...
- 缩写全称中文翻译说明RISCReduced Instruction Set Computer精简指令集计算机相对于复杂指令集计算机LMBLocal Memory Bus本地地址总线BRAMBlock Random Access Memory随机块存储器FPGA中一种特殊的RAM资源LUTLook Up Table查找表可以理解为一种映射,是FPGA种一种基本单元,被包含在slice种CLBC... 缩写全称中文翻译说明RISCReduced Instruction Set Computer精简指令集计算机相对于复杂指令集计算机LMBLocal Memory Bus本地地址总线BRAMBlock Random Access Memory随机块存储器FPGA中一种特殊的RAM资源LUTLook Up Table查找表可以理解为一种映射,是FPGA种一种基本单元,被包含在slice种CLBC...
- 移远RM500Q 5G模块演示5G网络的功能 移远RM500Q 5G模块演示5G网络的功能
- nios 中出现undefined reference to `__alt_invalid'alt_sys_init.c CC++ Problemnios中偶尔出现了这个错误,后发现dsp文件的配置有错误,在dsp文件右击,选择nios ii---dsp editor打开的dsp edit偶尔选项卡中,在前面三项都选择jtag_uart再次编译工程,不会报错。 ===============... nios 中出现undefined reference to `__alt_invalid'alt_sys_init.c CC++ Problemnios中偶尔出现了这个错误,后发现dsp文件的配置有错误,在dsp文件右击,选择nios ii---dsp editor打开的dsp edit偶尔选项卡中,在前面三项都选择jtag_uart再次编译工程,不会报错。 ===============...
- 1.STM32中空的I/O管脚具体介绍管脚是高电平还是低电平取决于具体情况。1、IO端口复位后处于浮空状态,也就是其电平状态由外围电路决定。2、STM32上电复位瞬间I/O口的电平状态默认是浮空输入,因此是高阻。做到低功耗。3、STM32的IO管脚配置口默认为浮空输入,把选择权留给用户,这是一个很大的优势:一方面浮空输入确保不会出现用户不希望的默认电平(此时电平取决于用户的外围电路);另一方... 1.STM32中空的I/O管脚具体介绍管脚是高电平还是低电平取决于具体情况。1、IO端口复位后处于浮空状态,也就是其电平状态由外围电路决定。2、STM32上电复位瞬间I/O口的电平状态默认是浮空输入,因此是高阻。做到低功耗。3、STM32的IO管脚配置口默认为浮空输入,把选择权留给用户,这是一个很大的优势:一方面浮空输入确保不会出现用户不希望的默认电平(此时电平取决于用户的外围电路);另一方...
- 音频DA转换芯片CS4334简介完整的立体声DAC系统:插入, / A,输出模拟滤波;24位转换;96分贝动态范围; -88 dB的THD ;低时钟抖动敏感性; +5 V单电源;滤波线路电平输出;片上数字去重的Popguard®技术;功能兼容CS4330 ;该CS4334系列成员是完整的,立体数字至模拟输出系统,包括插补, 1位D /在A转换,输出模拟滤波8引脚封装。该CS4334/ 5/8... 音频DA转换芯片CS4334简介完整的立体声DAC系统:插入, / A,输出模拟滤波;24位转换;96分贝动态范围; -88 dB的THD ;低时钟抖动敏感性; +5 V单电源;滤波线路电平输出;片上数字去重的Popguard®技术;功能兼容CS4330 ;该CS4334系列成员是完整的,立体数字至模拟输出系统,包括插补, 1位D /在A转换,输出模拟滤波8引脚封装。该CS4334/ 5/8...
- 今天小编专门以创龙科技的TL6678F-EasyEVM评估板为例为大家详细讲解一款TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板, 如何进行DSP(数字信号处理) RTOS(实时操作系统)案例开发,为了方便大家学习与查阅。 由于篇幅过长,将分为几个章节为大家讲解。请留意后续发文! 今天小编专门以创龙科技的TL6678F-EasyEVM评估板为例为大家详细讲解一款TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板, 如何进行DSP(数字信号处理) RTOS(实时操作系统)案例开发,为了方便大家学习与查阅。 由于篇幅过长,将分为几个章节为大家讲解。请留意后续发文!
- 目录HLS案例开发2_led_flash案例|基于FPGAKintex-7开发板前 言案例功能HLS工程说明编译与仿真IP核测试更多推荐前 言本文led_flash案例是基于创龙科技TLK7-EVM开发板,是一款基于Xilinx Kintex-7系列FPGA设计的高端评估板,由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。评估板... 目录HLS案例开发2_led_flash案例|基于FPGAKintex-7开发板前 言案例功能HLS工程说明编译与仿真IP核测试更多推荐前 言本文led_flash案例是基于创龙科技TLK7-EVM开发板,是一款基于Xilinx Kintex-7系列FPGA设计的高端评估板,由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证,稳定可靠,可满足各种工业应用环境。评估板...
- 本文主要介绍基于创龙科技TLK7-EVM开发板的HLS案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx VivadoHLS 2017.4、Xilinx SDK 2017.4。 Xilinx Vivado HLS(High-Level Synthesis,高层次综合)工具支持将C、C++等语言转化成硬件描述语言,同时支持基于 本文主要介绍基于创龙科技TLK7-EVM开发板的HLS案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx VivadoHLS 2017.4、Xilinx SDK 2017.4。 Xilinx Vivado HLS(High-Level Synthesis,高层次综合)工具支持将C、C++等语言转化成硬件描述语言,同时支持基于
- 前言创龙科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡通过FMC视频模块已实现两种SDI视频输入/视频输出方案:GTX +外接芯片。本文将为您分享基于Kintex-7 FPGA评估板、TL2971A/2972F视频模块的3G-SDI视频输入/输出开发案例,使用外接芯片方式。TL2971A/2972F视频模块模块亦可支持GTX方式。SDI接口,全称是“数... 前言创龙科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡通过FMC视频模块已实现两种SDI视频输入/视频输出方案:GTX +外接芯片。本文将为您分享基于Kintex-7 FPGA评估板、TL2971A/2972F视频模块的3G-SDI视频输入/输出开发案例,使用外接芯片方式。TL2971A/2972F视频模块模块亦可支持GTX方式。SDI接口,全称是“数...
- 创龙科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡已实现CameraLink视频采集与处理方案。 本文将为您分享基于Kintex-7 FPGA评估板的CameraLink视频开发案例。 创龙科技(Tronlong)的Kintex-7、Zynq-7045/7100等FPGA板卡已实现CameraLink视频采集与处理方案。 本文将为您分享基于Kintex-7 FPGA评估板的CameraLink视频开发案例。
- TLK7-EVM是一款由广州创龙基于Xilinx Kintex-7系列FPGA自主研发的核心板+底板方式的开发板,可快速评估FPGA性能。核心板尺寸仅80mm*58mm,底板采用沉金无铅工艺的6层板设计,专业的PCB Layout保证信号完整性的同时,经过严格的质量控制,满足工业环境应用。SOM-TLK7核心板引出FPGA丰富的资源信号引脚,二次开发极其容易,客户只需要专注上层应用,大大降低... TLK7-EVM是一款由广州创龙基于Xilinx Kintex-7系列FPGA自主研发的核心板+底板方式的开发板,可快速评估FPGA性能。核心板尺寸仅80mm*58mm,底板采用沉金无铅工艺的6层板设计,专业的PCB Layout保证信号完整性的同时,经过严格的质量控制,满足工业环境应用。SOM-TLK7核心板引出FPGA丰富的资源信号引脚,二次开发极其容易,客户只需要专注上层应用,大大降低...
- 前 言TL437x-EasyEVM是广州创龙基于SOM-TL437x核心板研发的一款TI ARM Cortex-A9开发板,采用核心板+底板方式,尺寸为175mm*110mm,核心板采用4*60pin B2B工业级连接器,稳定、可靠、便捷,可以帮助客户快速评估核心板性能。SOM-TL437x核心板采用高密度沉金无铅工艺8层板设计,尺寸为58mm*35mm,采用美国德州仪器最新Corte... 前 言TL437x-EasyEVM是广州创龙基于SOM-TL437x核心板研发的一款TI ARM Cortex-A9开发板,采用核心板+底板方式,尺寸为175mm*110mm,核心板采用4*60pin B2B工业级连接器,稳定、可靠、便捷,可以帮助客户快速评估核心板性能。SOM-TL437x核心板采用高密度沉金无铅工艺8层板设计,尺寸为58mm*35mm,采用美国德州仪器最新Corte...
- 前 言TL437x-EasyEVM是广州创龙基于SOM-TL437x核心板研发的一款TI ARM Cortex-A9开发板,采用核心板+底板方式,尺寸为175mm*110mm,核心板采用4*60pin B2B工业级连接器,稳定、可靠、便捷,可以帮助客户快速评估核心板性能。SOM-TL437x核心板采用高密度沉金无铅工艺8层板设计,尺寸为58mm*35mm,采用美国德州仪器最新Corte... 前 言TL437x-EasyEVM是广州创龙基于SOM-TL437x核心板研发的一款TI ARM Cortex-A9开发板,采用核心板+底板方式,尺寸为175mm*110mm,核心板采用4*60pin B2B工业级连接器,稳定、可靠、便捷,可以帮助客户快速评估核心板性能。SOM-TL437x核心板采用高密度沉金无铅工艺8层板设计,尺寸为58mm*35mm,采用美国德州仪器最新Corte...
上滑加载中
推荐直播
-
华为云IoT开源专家实践分享:开源让物联网平台更开放、易用
2024/05/22 周三 16:30-18:00
张俭 华为云IoT DTSE技术布道师
开源,意味着开放、共享、互助、共赢。作为万物上云及各行业数字化的物联网底座,华为云IoT积极拥抱开源,借助行业开源的最佳实践,构建可靠、易用的物联网平台,并通过开放南北向SDK,助力开发者快速构建物联网应用。本期直播,华为云IoT开源专家、物联网平台资深“程序猿”张俭,带你了解华为云IoT的开源生态,并手把手教你玩转开源社区!
去报名 -
华为云开发者日·广州站
2024/05/23 周四 14:30-17:30
华为云专家团
华为云开发者日HDC.Cloud Day是面向全球开发者的旗舰活动,汇聚来自千行百业、高校及科研院所的开发人员。致力于打造开发者专属的技术盛宴,全方位服务与赋能开发者围绕华为云生态“知、学、用、创、商”的成长路径。通过前沿的技术分享、场景化的动手体验、优秀的应用创新推介,为开发者提供沉浸式学习与交流平台。开放创新,与开发者共创、共享、共赢未来。
去报名
热门标签