- 设计思路 在3.2的基础上，将时分秒计时器，变成可调的计时器。可以分别对小时、分、秒设定初始值。设定的方法可以采用，从外部输入一个值，比如小时可以从5开始；也可以通过按键把小时当前的值增加或者减少来实现值的调整。 原理图 功能模块代码： module Ktcllo(clk50,key,clk... 设计思路 在3.2的基础上，将时分秒计时器，变成可调的计时器。可以分别对小时、分、秒设定初始值。设定的方法可以采用，从外部输入一个值，比如小时可以从5开始；也可以通过按键把小时当前的值增加或者减少来实现值的调整。 原理图 功能模块代码： module Ktcllo(clk50,key,clk...
- 设计思路： 十人裁决器，当多于5人，输出为10，等于5人则为00，小于5人则为01；同时可以用sum统计十人的1的数目，进行判定。 原理图： 功能模块代码： module decision_circuit_10(a,out); input[9:0] a; output out; reg[1:... 设计思路： 十人裁决器，当多于5人，输出为10，等于5人则为00，小于5人则为01；同时可以用sum统计十人的1的数目，进行判定。 原理图： 功能模块代码： module decision_circuit_10(a,out); input[9:0] a; output out; reg[1:...
- FPGA入门指导 春天来了，万物复苏，冬眠的种子和动物都会在温暖湿润的春季，开始新的一年生长。我们也打算在新的一年开展新的知识学习分享。 以往的知识分享直播基本围绕英飞凌单片机和智能车比赛... FPGA入门指导 春天来了，万物复苏，冬眠的种子和动物都会在温暖湿润的春季，开始新的一年生长。我们也打算在新的一年开展新的知识学习分享。 以往的知识分享直播基本围绕英飞凌单片机和智能车比赛...
- ASIC - 专用集成电路 FPGA开发流程 1、设计定义 要做什么？实现什么功能？ 2、设计输入 Verilog/VHDL硬件描述语言、成熟的IP核、画原理图的方式进行逻辑设计 3... ASIC - 专用集成电路 FPGA开发流程 1、设计定义 要做什么？实现什么功能？ 2、设计输入 Verilog/VHDL硬件描述语言、成熟的IP核、画原理图的方式进行逻辑设计 3...
- ZYNQ All Programmable SoC 赛灵思（Xilinx）推出的新一代全可编程片上系统，它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可... ZYNQ All Programmable SoC 赛灵思（Xilinx）推出的新一代全可编程片上系统，它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可...
- IP核介绍 IP（Intelligent Property）核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。 IP核模... IP核介绍 IP（Intelligent Property）核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。 IP核模...
- 在众多的嵌入式系统应用中， 有一类应用可能需要根据不同的应用场景，动态的更改 FPGA 内部的逻辑设计， 以适配不同的工作环境。 例如在一个数据采集系统中，连接不同型号的模拟数据采集卡， 其所需要的 FP... 在众多的嵌入式系统应用中， 有一类应用可能需要根据不同的应用场景，动态的更改 FPGA 内部的逻辑设计， 以适配不同的工作环境。 例如在一个数据采集系统中，连接不同型号的模拟数据采集卡， 其所需要的 FP...
- 导读：HUB75接口是一种常用的LED单元板驱动接口，本文就常见的HUB75接口知识点进行整理。 一、HUB75 接口介绍 上图中有 A/B/C/D 4根地址线，所以是16扫（ ... 导读：HUB75接口是一种常用的LED单元板驱动接口，本文就常见的HUB75接口知识点进行整理。 一、HUB75 接口介绍 上图中有 A/B/C/D 4根地址线，所以是16扫（ ...
- 小梅哥论坛已有的：【SoC FPGA开发常见问题合集】SoC FPGA开发过程中常见问题 问题：SOC-EDS5（Eclipse）出现“You are opening a large file.Sc... 小梅哥论坛已有的：【SoC FPGA开发常见问题合集】SoC FPGA开发过程中常见问题 问题：SOC-EDS5（Eclipse）出现“You are opening a large file.Sc...
- 在本系列教程中 《【SoC FPGA学习】二、SoC FPGA硬件初探，基础扫盲 》一节中的2.5小结简单介绍了一下 SOC FPGA添加timer外设的方法，但是此外设并没有实际的引出脚，并且在那篇文章... 在本系列教程中 《【SoC FPGA学习】二、SoC FPGA硬件初探，基础扫盲 》一节中的2.5小结简单介绍了一下 SOC FPGA添加timer外设的方法，但是此外设并没有实际的引出脚，并且在那篇文章...
- gdbserver远程调试流程 首先保证电脑能够网络访问开发板（参考第三节进行网络配置）使用passwd命令，为root账号设置密码将希望调试的程序拷贝到开发板中为程序添加可执行权限 chmod 777... gdbserver远程调试流程 首先保证电脑能够网络访问开发板（参考第三节进行网络配置）使用passwd命令，为root账号设置密码将希望调试的程序拷贝到开发板中为程序添加可执行权限 chmod 777...
- 在《【SoC FPGA学习】八、从零开始体验一把为 HPS 添加外设，以 UART 外设为例》章节，学习了如何使用SoC EDS 软件为创建好的包含 HPS 的 Qsys 系统添加 UART 外设并生成相... 在《【SoC FPGA学习】八、从零开始体验一把为 HPS 添加外设，以 UART 外设为例》章节，学习了如何使用SoC EDS 软件为创建好的包含 HPS 的 Qsys 系统添加 UART 外设并生成相...
- 可编程 输入/输出单元 简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对 输入/输出 信号的驱动与匹配要求。FPGA内的 I/O 按组分类，每组都能够独立地支持不同的I/O标准。通过软件的... 可编程 输入/输出单元 简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对 输入/输出 信号的驱动与匹配要求。FPGA内的 I/O 按组分类，每组都能够独立地支持不同的I/O标准。通过软件的...
- 一、SOC FPGA基础介绍 SOPC介绍 SOC FPGA之前的产品，软核ARM处理器（FPGA制作的处理器，占用FPGA资源，主频较低，但是可以释放该资源）NIOS II + FPGA通过Aval... 一、SOC FPGA基础介绍 SOPC介绍 SOC FPGA之前的产品，软核ARM处理器（FPGA制作的处理器，占用FPGA资源，主频较低，但是可以释放该资源）NIOS II + FPGA通过Aval...
- 一、更新hps_0.h文件 我们是在 FPGA 侧添加的uart外设，对应的需要更新这些外设的硬件信息。详细介绍可参考《SoC FPGA学习】五、基于虚拟地址映射的 Linux 硬件编程，在已有工程上实... 一、更新hps_0.h文件 我们是在 FPGA 侧添加的uart外设，对应的需要更新这些外设的硬件信息。详细介绍可参考《SoC FPGA学习】五、基于虚拟地址映射的 Linux 硬件编程，在已有工程上实...
上滑加载中
推荐直播
-
探秘仓颉编程语言：华为开发者空间的创新利器2025/02/22 周六 15:00-16:30
华为云讲师团
本期直播将与您一起探秘颉编程语言上线华为开发者空间后，显著提升开发效率，在智能化开发支持、全场景跨平台适配能力、工具链与生态完备性、语言简洁与高性能特性等方面展现出的独特优势。直播看点： 1.java转仓颉的小工具 2.仓颉动画三方库lottie 3.开发者空间介绍及如何在空间用仓颉编程语言开发
回顾中 -
大模型Prompt工程深度实践2025/02/24 周一 16:00-17:30
盖伦 华为云学堂技术讲师
如何让大模型精准理解开发需求并生成可靠输出？本期直播聚焦大模型Prompt工程核心技术：理解大模型推理基础原理，关键采样参数定义，提示词撰写关键策略及Prompt工程技巧分享。
去报名 -
华为云 x DeepSeek：AI驱动云上应用创新2025/02/26 周三 16:00-18:00
华为云 AI专家大咖团
在 AI 技术飞速发展之际，DeepSeek 备受关注。它凭借哪些技术与理念脱颖而出？华为云与 DeepSeek 合作，将如何重塑产品与应用模式，助力企业数字化转型？在华为开发者空间，怎样高效部署 DeepSeek，搭建专属服务器？基于华为云平台，又该如何挖掘 DeepSeek 潜力，实现智能化升级？本期直播围绕DeepSeek在云上的应用案例，与DTSE布道师们一起探讨如何利用AI 驱动云上应用创新。
去报名
热门标签