- 前言 对于使用FPGA进行项目开发的FPGA开发者来说，大多数是自己定制一整套系统，这样对于系统原理图的绘制必不可少。在涉及FPGA这一块，我们可以发现对于FPGA芯片的供电是一个有讲究的事情，下面内容摘自《FPGA之道》这本书，对于FPGA的供电系统进行学习。 FPGA芯片的供电 任何电路的工作都离不开电源的供给，FPGA芯片也一样。一般来说，FPGA芯片在正常... 前言 对于使用FPGA进行项目开发的FPGA开发者来说，大多数是自己定制一整套系统，这样对于系统原理图的绘制必不可少。在涉及FPGA这一块，我们可以发现对于FPGA芯片的供电是一个有讲究的事情，下面内容摘自《FPGA之道》这本书，对于FPGA的供电系统进行学习。 FPGA芯片的供电 任何电路的工作都离不开电源的供给，FPGA芯片也一样。一般来说，FPGA芯片在正常...
- 文章目录 前言双阈值标准TTLLVTTLLVTTL3V3LVTTL2V5 CMOSLVCOMSLVCOMS3V3LVCOMS2V5LVCOMS1V8LVCOMS1V5LVCOMS1V2 LVDSRS232RS485不同标准之间能否混连？ 前言 我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，L... 文章目录 前言双阈值标准TTLLVTTLLVTTL3V3LVTTL2V5 CMOSLVCOMSLVCOMS3V3LVCOMS2V5LVCOMS1V8LVCOMS1V5LVCOMS1V2 LVDSRS232RS485不同标准之间能否混连？ 前言 我们在对FPGA项目进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，L...
- 目录 背景 原题复现 审题 我的设计1 我的设计2 背景 曾经专门写过这个话题，可是今天在练习HDLBits时候，又发现了这个问题，但是以前的思路我已经忘了，不得不回顾。 FPGA中如何实现双边沿采样？ 奇怪的是我竟然之前用过的方法，今天我已经想不通为什么了？ 直接见原题吧： 原题复现 You're familiar with flip-flops... 目录 背景 原题复现 审题 我的设计1 我的设计2 背景 曾经专门写过这个话题，可是今天在练习HDLBits时候，又发现了这个问题，但是以前的思路我已经忘了，不得不回顾。 FPGA中如何实现双边沿采样？ 奇怪的是我竟然之前用过的方法，今天我已经想不通为什么了？ 直接见原题吧： 原题复现 You're familiar with flip-flops...
- 文章目录 前言开发板制作 前言 学习FPGA的初期，我们习惯到网上买一款FPGA开发板，这是新手学习FPGA开发的最佳途径，负责任的开发板制作者会提供相应的教程供练习，毕竟能动手操作上板子才是真正玩过FPGA，纸上谈兵始终是难以成长起来的。 但在高校或者研究所等场合更多的是跟着负责人或者导师自己制作FPGA开发板以适应项目需求。 上面提供的两种方式也... 文章目录 前言开发板制作 前言 学习FPGA的初期，我们习惯到网上买一款FPGA开发板，这是新手学习FPGA开发的最佳途径，负责任的开发板制作者会提供相应的教程供练习，毕竟能动手操作上板子才是真正玩过FPGA，纸上谈兵始终是难以成长起来的。 但在高校或者研究所等场合更多的是跟着负责人或者导师自己制作FPGA开发板以适应项目需求。 上面提供的两种方式也...
- 什么是Sphero RVR Rover？ https://www.sphero.com/rvr 基本款（如上图所示）：RVR是Sphero可编程机器人的革命性产品-即开即用、可驱动、装有多种传感器套件、可定制。通过连接第三方硬件（例如Raspberry Pi、Arduino、BBC micro:bit或Sphero自己的littleBits），进一步扩展RVR... 什么是Sphero RVR Rover？ https://www.sphero.com/rvr 基本款（如上图所示）：RVR是Sphero可编程机器人的革命性产品-即开即用、可驱动、装有多种传感器套件、可定制。通过连接第三方硬件（例如Raspberry Pi、Arduino、BBC micro:bit或Sphero自己的littleBits），进一步扩展RVR...
- 文章目录 前言提高设计的自测性增加测试管脚状态寄存器集虚拟示波器ChipScope&SignalTap自己编写VirtualScope 编写激励发生测试模块 前言 本文节选自《FPGA之道》。 提高设计的自测性 也许在FPGA设计的板级测试之前，我们已经做了充分的功能和时序仿真，但是仿真毕竟是仿真，它与实际情况之间还是或多或少的存在一定的... 文章目录 前言提高设计的自测性增加测试管脚状态寄存器集虚拟示波器ChipScope&SignalTap自己编写VirtualScope 编写激励发生测试模块 前言 本文节选自《FPGA之道》。 提高设计的自测性 也许在FPGA设计的板级测试之前，我们已经做了充分的功能和时序仿真，但是仿真毕竟是仿真，它与实际情况之间还是或多或少的存在一定的...
- 文章目录 前言多比特信号跨时钟域处理的场景与方案MUX同步器参考资料 前言 信号的跨时钟传输的方法很多，在上篇专栏中，就说了两种有关单比特脉冲信号的跨时钟域传输问题，FPGA逻辑设计回顾（4）亚稳态与单比特脉冲信号的CDC处理问题，建议大家看看，后面我还会扩展更多的方法。本篇承接上一篇文章，和单比特有点关系，但是是一种处理多比特信号的跨时钟域方... 文章目录 前言多比特信号跨时钟域处理的场景与方案MUX同步器参考资料 前言 信号的跨时钟传输的方法很多，在上篇专栏中，就说了两种有关单比特脉冲信号的跨时钟域传输问题，FPGA逻辑设计回顾（4）亚稳态与单比特脉冲信号的CDC处理问题，建议大家看看，后面我还会扩展更多的方法。本篇承接上一篇文章，和单比特有点关系，但是是一种处理多比特信号的跨时钟域方...
- 文章目录 前言数据包介绍参考时钟要求参考文章 前言 上一篇文章:高速串行总线设计基础（五）揭秘SERDES高速面纱之多相数据提取电路与线路编码方案 这篇文章介绍了提出了问题，关于SERDES或者Transceiver为什么能跑这么高的速度？当然有它的独特技术特点，上篇文章中介绍了两种技术，一是多相提取技术，另一种是线路编码方案。本篇文章继续这个... 文章目录 前言数据包介绍参考时钟要求参考文章 前言 上一篇文章:高速串行总线设计基础（五）揭秘SERDES高速面纱之多相数据提取电路与线路编码方案 这篇文章介绍了提出了问题，关于SERDES或者Transceiver为什么能跑这么高的速度？当然有它的独特技术特点，上篇文章中介绍了两种技术，一是多相提取技术，另一种是线路编码方案。本篇文章继续这个...
- 文章目录 写在前面正文材料分类基本原子模型回顾能量水平 交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 我们处于半导体技术领域。 我们将从研究基本原子理论开始。 在这里，我们有一个很好的小原子，电子在周围飞来飞去。 对原子活性的基本了解对于理解电子电路中半导体器件的操作和应用是必不可少的。 诸如晶体... 文章目录 写在前面正文材料分类基本原子模型回顾能量水平 交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 我们处于半导体技术领域。 我们将从研究基本原子理论开始。 在这里，我们有一个很好的小原子，电子在周围飞来飞去。 对原子活性的基本了解对于理解电子电路中半导体器件的操作和应用是必不可少的。 诸如晶体...
- 文章目录 写在前面正文模拟世界数字系统模拟和数字IC概括 交个朋友 写在前面 该教程探讨了重要的主题，这些主题使我们可以将集成电路分为两大类。 承接上一篇：集成电路简介 原文地址：Introduction to Analog and Digital Electronics 注：外文翻译，知识笔记与知识搬运，侵联删！ 正文 使用电子系统或组件的任何... 文章目录 写在前面正文模拟世界数字系统模拟和数字IC概括 交个朋友 写在前面 该教程探讨了重要的主题，这些主题使我们可以将集成电路分为两大类。 承接上一篇：集成电路简介 原文地址：Introduction to Analog and Digital Electronics 注：外文翻译，知识笔记与知识搬运，侵联删！ 正文 使用电子系统或组件的任何...
- 文章目录 前言FPGA设计的上板调试“实践是检验真理的唯一标准”如何解决问题如何找到问题“时间是检验真理的第二标准” 项目总结、备份与后期维护 前言 上板调试几乎是项目的尾声了，这一步是检验最终成果的时候，可是这一步却不像想象的那么容易，耗时耗力，莫名其妙的bug折磨着你，考验FPGA开发者的心智。再加上抱怨，可能会导致一个人的崩溃。哈哈，本人就曾被... 文章目录 前言FPGA设计的上板调试“实践是检验真理的唯一标准”如何解决问题如何找到问题“时间是检验真理的第二标准” 项目总结、备份与后期维护 前言 上板调试几乎是项目的尾声了，这一步是检验最终成果的时候，可是这一步却不像想象的那么容易，耗时耗力，莫名其妙的bug折磨着你，考验FPGA开发者的心智。再加上抱怨，可能会导致一个人的崩溃。哈哈，本人就曾被...
- 前言眼图的形成原理眼图的参数含义眼图的模板眼图的识别依据？ 前言 眼图的测量对于高速串行总线的重要性不言而喻，眼图反映了总线通道环境的优劣，信号的好坏等等，正确的识别眼图是一项基础技能，如果具体识别眼图呢？ 下面详细地与你分享！ 眼图的形成原理 简单来说，眼图的形成是一系列数字信号在示波器上积累并显示的过程，眼图包含丰富的信息，它对... 前言眼图的形成原理眼图的参数含义眼图的模板眼图的识别依据？ 前言 眼图的测量对于高速串行总线的重要性不言而喻，眼图反映了总线通道环境的优劣，信号的好坏等等，正确的识别眼图是一项基础技能，如果具体识别眼图呢？ 下面详细地与你分享！ 眼图的形成原理 简单来说，眼图的形成是一系列数字信号在示波器上积累并显示的过程，眼图包含丰富的信息，它对...
- 文章目录 前言FPGA芯片的配置方法主动配置模式被动配置模式JTAG配置模式 前言 Xilinx公司FPGA芯片的配置方法在调试阶段可以通过JTAG的方式将bit流文件烧写（编程）进FPGA芯片进行配置，当硬件设计成熟后可以通过固话进Flash的方式进行开机自启。 至于为什么固化进Flash里面即可实现开机自启，下面的内容会给出回答。 如果产品... 文章目录 前言FPGA芯片的配置方法主动配置模式被动配置模式JTAG配置模式 前言 Xilinx公司FPGA芯片的配置方法在调试阶段可以通过JTAG的方式将bit流文件烧写（编程）进FPGA芯片进行配置，当硬件设计成熟后可以通过固话进Flash的方式进行开机自启。 至于为什么固化进Flash里面即可实现开机自启，下面的内容会给出回答。 如果产品...
- 文章目录 前言数字电路中的隐患寄存器输出的不稳定态单触发器寄存器多触发器寄存器不稳定态对数字电路的影响特定情况下去除不稳定态的方法消除不稳定态的原理格雷码简介常用的格雷码编、解码方法从自然二进制码到格雷码从格雷码到自然二进制码 从卡诺图看格雷码编码的非唯一性采用格雷码消除不稳定态 前言 了解数字电路中的隐患十分有必要，只有对此了如指掌，才能在实际问题... 文章目录 前言数字电路中的隐患寄存器输出的不稳定态单触发器寄存器多触发器寄存器不稳定态对数字电路的影响特定情况下去除不稳定态的方法消除不稳定态的原理格雷码简介常用的格雷码编、解码方法从自然二进制码到格雷码从格雷码到自然二进制码 从卡诺图看格雷码编码的非唯一性采用格雷码消除不稳定态 前言 了解数字电路中的隐患十分有必要，只有对此了如指掌，才能在实际问题...
- 文章目录 前言位宽转换分布式ram资源的FIFO不能变换位宽Block RAM资源可以变化位宽Builtin FIFO资源不能变化位宽 FIFO 安全电路FIFO消耗资源输出延迟Read Latency为1的含义Read Latency为2的含义 FIFO 读写计数器的含义写计数器读计数器 前言 FIFO？ 还是FIFO IP核？这也需要写总... 文章目录 前言位宽转换分布式ram资源的FIFO不能变换位宽Block RAM资源可以变化位宽Builtin FIFO资源不能变化位宽 FIFO 安全电路FIFO消耗资源输出延迟Read Latency为1的含义Read Latency为2的含义 FIFO 读写计数器的含义写计数器读计数器 前言 FIFO？ 还是FIFO IP核？这也需要写总...
上滑加载中
推荐直播
-
华为云码道Agent集成与鸿蒙实战2026/08/11 周二 19:00-21:00
王一男-华为云码道产品规划专家；李炎-华为云码道产品专家；彭江敏-华为云鸿蒙端云一体化开发专家
本次直播带你解读华为云码道7月份产品新特性、新功能。更有专家演示码道Agent Space × 钉钉机器集成实战，从0到1打通消息通道；码道鸿蒙端云一体化实战，快速搭建员工签到系统。
回顾中 -
华为云开发者AI素养直播课·第五期2026/09/04 周五 16:00-18:00
林华鼎-华为云AI开发者运营负责人；蒋春阳-华为云AI开发者案例开发专家
本期直播内容： AI工具体验营 · 第5-8课连讲。Agent-Team 多智能体协作完成毕业设计实践
回顾中 -
华为云开发者AI素养ClassRoom·第六期2026/09/08 周二 19:00-20:00
樊渊-2026华为软件挑战赛冠军
高手来了：看软挑高手解析二维排样问题—从工业难题到算法突破
回顾中
热门标签