- 目录 一、RapidIO核概述 二、RapidIO核接口说明 2.1 逻辑层接口 2.2 Buffer接口 2.3 物理层接口 2.4 寄存器空间 三、使用RapidIO核 3.1 设计指南 3.2 时钟 3.3 复位 3.4 RapidIO协议简介 四、RapidIO核配置 五、总结 六、参考资料 一、RapidIO核概述 RapidI... 目录 一、RapidIO核概述 二、RapidIO核接口说明 2.1 逻辑层接口 2.2 Buffer接口 2.3 物理层接口 2.4 寄存器空间 三、使用RapidIO核 3.1 设计指南 3.2 时钟 3.3 复位 3.4 RapidIO协议简介 四、RapidIO核配置 五、总结 六、参考资料 一、RapidIO核概述 RapidI...
- 更多详细内容参考官网（中文）：www.ryzerobotics.com/cn 具体SDK文件内容如下： 在doc文件下中，有中英文文档说明，目前有三个主要文件夹程序为Python。 1. Single_Tello_Test 步骤1 编写要在command.txt中运行的命令集，例如:: command takeoff land 步骤... 更多详细内容参考官网（中文）：www.ryzerobotics.com/cn 具体SDK文件内容如下： 在doc文件下中，有中英文文档说明，目前有三个主要文件夹程序为Python。 1. Single_Tello_Test 步骤1 编写要在command.txt中运行的命令集，例如:: command takeoff land 步骤...
- 系统总览 RapidIO标准分为三层：逻辑，传输和物理。 逻辑层定义整体协议和数据包格式。 这是端点启动和完成事务（transaction）所必需的信息。 传输层提供数据包从端点移动到端点所需的路由信息。 物理层描述了设备级接口细节，例如数据包传输机制，流控制，电气特性和低级错误管理。 这种划分提供了将新事务类型添加到逻辑规范的灵活性，而无需修改传输或物理层规范。 ... 系统总览 RapidIO标准分为三层：逻辑，传输和物理。 逻辑层定义整体协议和数据包格式。 这是端点启动和完成事务（transaction）所必需的信息。 传输层提供数据包从端点移动到端点所需的路由信息。 物理层描述了设备级接口细节，例如数据包传输机制，流控制，电气特性和低级错误管理。 这种划分提供了将新事务类型添加到逻辑规范的灵活性，而无需修改传输或物理层规范。 ...
- 目录 一、引言 二、串行物理层的PCS层与PMA层 2.1 PCS层的功能 2.2 PMA层的功能 2.3 术语定义 2.3 8B/10B传输码 2.4 字符和码组记号 2.5 运行不一致（Running Disparity） 2.6 8B/10B编码 2.7 发送顺序 2.8 8B/10B解码 2.9 特殊字符与纵列 三、使用串行物理层 3.1 ... 目录 一、引言 二、串行物理层的PCS层与PMA层 2.1 PCS层的功能 2.2 PMA层的功能 2.3 术语定义 2.3 8B/10B传输码 2.4 字符和码组记号 2.5 运行不一致（Running Disparity） 2.6 8B/10B编码 2.7 发送顺序 2.8 8B/10B解码 2.9 特殊字符与纵列 三、使用串行物理层 3.1 ...
- 文章目录 写在前面IP核定制页面预览IP核定制详解lane widthLine RateGT REFCLK (MHz)INIT clk (MHz)DRP clk (MHz)Dataflow ModeInterfaceFlow controlBack ChannelGT selection 写在最后同行邀请参考资料 写在前面 很久没有在夜里写博客了，现... 文章目录 写在前面IP核定制页面预览IP核定制详解lane widthLine RateGT REFCLK (MHz)INIT clk (MHz)DRP clk (MHz)Dataflow ModeInterfaceFlow controlBack ChannelGT selection 写在最后同行邀请参考资料 写在前面 很久没有在夜里写博客了，现...
- 文章目录 前言背景PLLXilinx公司的锁相环结构简介Altera公司的锁相环结构简介 DCM 前言 2020年2月10日15:02:18 这个时间的FPGA发展可以说已经很成熟了，Xilinx早已推出了ZYNQ系列，并推出了新工具VITIS 2019.2，当然Vivado并没有淘汰也几乎不可能淘汰，VITIS 2019.2自然也内含了Vivado... 文章目录 前言背景PLLXilinx公司的锁相环结构简介Altera公司的锁相环结构简介 DCM 前言 2020年2月10日15:02:18 这个时间的FPGA发展可以说已经很成熟了，Xilinx早已推出了ZYNQ系列，并推出了新工具VITIS 2019.2，当然Vivado并没有淘汰也几乎不可能淘汰，VITIS 2019.2自然也内含了Vivado...
- 提出问题 从接触FPGA生成第一个IP核开始，就遇到一个选择的问题，定制完成IP核后，最有一页会有一个选择综合模式的问题，有两个选择，一个是Global，另一个是Out of Context，是什么意思呢？ 你可以不用管它，默认的选择是Out of Context是不会坑你的！默认的也是软件推荐的方式。 今天为了加深理解，来理解下这两种综合方式的区别。 问题解释... 提出问题 从接触FPGA生成第一个IP核开始，就遇到一个选择的问题，定制完成IP核后，最有一页会有一个选择综合模式的问题，有两个选择，一个是Global，另一个是Out of Context，是什么意思呢？ 你可以不用管它，默认的选择是Out of Context是不会坑你的！默认的也是软件推荐的方式。 今天为了加深理解，来理解下这两种综合方式的区别。 问题解释...
- 目录 1、Java项目引用 2、protobuf 的文件定义格式 基础类型 特殊字段 3、生成java类 4、使用协议 5、如何在游戏项目中使用 游戏服务器和客户端的通信有很多种形式，有的用http，有的用websocket，不过最常见的还是socket服务器，socket 服务器在游戏中是最常见的，至于为什么... 目录 1、Java项目引用 2、protobuf 的文件定义格式 基础类型 特殊字段 3、生成java类 4、使用协议 5、如何在游戏项目中使用 游戏服务器和客户端的通信有很多种形式，有的用http，有的用websocket，不过最常见的还是socket服务器，socket 服务器在游戏中是最常见的，至于为什么...
- 文章目录 Aurora IP核介绍整体介绍大小端Framing or Streaming User Interfaceframing 接口介绍framing 结构几个frame的例子streaming接口介绍Streaming接口发送数据实例streaming接口接受数据实例 写在最后同行邀请参考资料 Aurora IP核介绍 整体介绍 FP... 文章目录 Aurora IP核介绍整体介绍大小端Framing or Streaming User Interfaceframing 接口介绍framing 结构几个frame的例子streaming接口介绍Streaming接口发送数据实例streaming接口接受数据实例 写在最后同行邀请参考资料 Aurora IP核介绍 整体介绍 FP...
- 文章目录 前言数据包介绍参考时钟要求参考文章 前言 上一篇文章:高速串行总线设计基础（五）揭秘SERDES高速面纱之多相数据提取电路与线路编码方案 这篇文章介绍了提出了问题，关于SERDES或者Transceiver为什么能跑这么高的速度？当然有它的独特技术特点，上篇文章中介绍了两种技术，一是多相提取技术，另一种是线路编码方案。本篇文章继续这个... 文章目录 前言数据包介绍参考时钟要求参考文章 前言 上一篇文章:高速串行总线设计基础（五）揭秘SERDES高速面纱之多相数据提取电路与线路编码方案 这篇文章介绍了提出了问题，关于SERDES或者Transceiver为什么能跑这么高的速度？当然有它的独特技术特点，上篇文章中介绍了两种技术，一是多相提取技术，另一种是线路编码方案。本篇文章继续这个...
- 前言 注：本文首发自FPGA逻辑设计回顾（1）新手易犯的逻辑综合错误之always块 本文中用到了如下的小标题： “心中有路”与综合推断“心中无路”与无从推断 这里所谓的路就是电路的意思，意思是逻辑工程师使用Verilog设计电路时要注重硬件思维，而不是软件编程。 心中有电路，在你使用RTL语言设计电路的时候，才能设计出综合工具能够推断出的具体硬件电路与之对应，... 前言 注：本文首发自FPGA逻辑设计回顾（1）新手易犯的逻辑综合错误之always块 本文中用到了如下的小标题： “心中有路”与综合推断“心中无路”与无从推断 这里所谓的路就是电路的意思，意思是逻辑工程师使用Verilog设计电路时要注重硬件思维，而不是软件编程。 心中有电路，在你使用RTL语言设计电路的时候，才能设计出综合工具能够推断出的具体硬件电路与之对应，...
- 没有什么能阻挡micro-ros了！！！ 引用：“ROS 2 to micro-ROS TCP tunneling via Integration Service” 两个主题： AIoT：discourse.ros.org/t/micro-ros-goes-aiot/17407TCP：discourse.ros.org/t/ros-2-to-micro... 没有什么能阻挡micro-ros了！！！ 引用：“ROS 2 to micro-ROS TCP tunneling via Integration Service” 两个主题： AIoT：discourse.ros.org/t/micro-ros-goes-aiot/17407TCP：discourse.ros.org/t/ros-2-to-micro...
- 文章目录 TCP/IP 的历史背景TCP/IP 标准TCP/IP 协议簇通信链路层物理层数据链路层 网络层传输层应用层 数据包的发送历程数据包结构数据包发送历程 我把自己以往的文章汇总成为了 Github ，欢迎各位大佬 star https://github.com/crisxuan/bestJavaer 已提交此篇文章 要说我... 文章目录 TCP/IP 的历史背景TCP/IP 标准TCP/IP 协议簇通信链路层物理层数据链路层 网络层传输层应用层 数据包的发送历程数据包结构数据包发送历程 我把自己以往的文章汇总成为了 Github ，欢迎各位大佬 star https://github.com/crisxuan/bestJavaer 已提交此篇文章 要说我...
- TCP 是一种面向连接的单播协议，在 TCP 中，并不存在多播、广播的这种行为，因为 TCP 报文段中能明确发送方和接受方的 IP 地址。 在发送数据前，相互通信的双方（即发送方和接受方）需要建立一条连接，在发送数据后，通信双方需要断开连接，这就是 TCP 连接的建立和终止。 TCP 连接的建立和终止 如果你看过我之前写的关于网络层的一篇文章，你应该知道 TCP ... TCP 是一种面向连接的单播协议，在 TCP 中，并不存在多播、广播的这种行为，因为 TCP 报文段中能明确发送方和接受方的 IP 地址。 在发送数据前，相互通信的双方（即发送方和接受方）需要建立一条连接，在发送数据后，通信双方需要断开连接，这就是 TCP 连接的建立和终止。 TCP 连接的建立和终止 如果你看过我之前写的关于网络层的一篇文章，你应该知道 TCP ...
- 文章目录 引言正文串行与并行通信SPI通信简介SPI如何运作？时钟从机选择多个从机MOSI和MISOSPI数据传输步骤 SPI的优缺点优点缺点 好文推荐参考 引言 当您将微控制器连接到传感器，显示器或其他模块时，您是否考虑过这两种设备如何相互通信？他们到底在说什么？他们如何互相了解？ 电子设备之间的通信就像人类之间的通信。双方都需要说相同的语言。... 文章目录 引言正文串行与并行通信SPI通信简介SPI如何运作？时钟从机选择多个从机MOSI和MISOSPI数据传输步骤 SPI的优缺点优点缺点 好文推荐参考 引言 当您将微控制器连接到传感器，显示器或其他模块时，您是否考虑过这两种设备如何相互通信？他们到底在说什么？他们如何互相了解？ 电子设备之间的通信就像人类之间的通信。双方都需要说相同的语言。...
上滑加载中
推荐直播
-
华为云码道-玩转OpenClaw，在线养虾2026/03/11 周三 19:00-21:00
刘昱，华为云高级工程师/谈心，华为云技术专家/李海仑，上海圭卓智能科技有限公司CEO
OpenClaw 火爆开发者圈，华为云码道最新推出 Skill ——开发者只需输入一句口令，即可部署一个功能完整的「小龙虾」智能体。直播带你玩转华为云码道，玩转OpenClaw
回顾中 -
华为云码道-AI时代应用开发利器2026/03/18 周三 19:00-20:00
童得力，华为云开发者生态运营总监/姚圣伟，华为云HCDE开发者专家
本次直播由华为专家带你实战应用开发，看华为云码道(CodeArts)代码智能体如何在AI时代让你的创意应用快速落地。更有华为云HCDE开发者专家带你用码道玩转JiuwenClaw，让小艺成为你的AI助理。
回顾中 -
Skill 构建 × 智能创作：基于华为云码道的 AI 内容生产提效方案2026/03/25 周三 19:00-20:00
余伟，华为云软件研发工程师/万邵业（万少），华为云HCDE开发者专家
本次直播带来两大实战：华为云码道 Skill-Creator 手把手搭建专属知识库 Skill；如何用码道提效 OpenClaw 小说文本，打造从大纲到成稿的 AI 原创小说全链路。技术干货 + OPC创作思路，一次讲透！
回顾中
热门标签