- S3C2410A微处理器概述SAMSUNG公司的S3C2410A芯片是一款16/32位的RISC微处理器芯片，芯片内使用了ARM公司的ARM920T内核，采用了称为AMBA（Advanced Microcontroller Bus Architecture，先进微处理器总线结构）的总线结构。S3C2410A芯片组成介绍如下：ARM920T，内部包含两个协处理器、单独16KB指令Cache和... S3C2410A微处理器概述SAMSUNG公司的S3C2410A芯片是一款16/32位的RISC微处理器芯片，芯片内使用了ARM公司的ARM920T内核，采用了称为AMBA（Advanced Microcontroller Bus Architecture，先进微处理器总线结构）的总线结构。S3C2410A芯片组成介绍如下：ARM920T，内部包含两个协处理器、单独16KB指令Cache和...
- JTAG仿真器JTAG(Joint Test Action Group；联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试及对系统进行仿真、调试。JTAG 技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路 TAP （ Test Access Port ，测试访问口），通过专用的 JTAG 测试工具对内部节点进行测试。JTAG接口还常用于实... JTAG仿真器JTAG(Joint Test Action Group；联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试及对系统进行仿真、调试。JTAG 技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路 TAP （ Test Access Port ，测试访问口），通过专用的 JTAG 测试工具对内部节点进行测试。JTAG接口还常用于实...
- ARM支持16个协处理器，用于各种协处理器操作，最常使用的协处理器是用于控制片上功能的系统协处理器，例如控制ARM720上的高速缓存和存储器管理单元等，也开发了浮点ARM协处理器，还可以开发专用的协处理器。当一个协处理器硬件不能执行属于它的协处理器指令时，将产生未定义指令异常中断。利用该异常中断处理程序可以软件模拟该硬件操作。ARM协处理器指令根据其用途主要分为以下三类：用于ARM处理器初始... ARM支持16个协处理器，用于各种协处理器操作，最常使用的协处理器是用于控制片上功能的系统协处理器，例如控制ARM720上的高速缓存和存储器管理单元等，也开发了浮点ARM协处理器，还可以开发专用的协处理器。当一个协处理器硬件不能执行属于它的协处理器指令时，将产生未定义指令异常中断。利用该异常中断处理程序可以软件模拟该硬件操作。ARM协处理器指令根据其用途主要分为以下三类：用于ARM处理器初始...
- ARM有2种方法可实现程序的转移：一种是利用传送指令直接向PC寄存器R15中写入转移的目标地址，通过改变PC的值实现程序的转移；另一种就是利用转移指令。ARM的转移指令可以从当前指令向前或向后的32MB的地址空间跳转，根据完成的功能它可以分为以下4种 ：B 转移指令BL 带链接的转移指令BX 带状态切换的转移指令BLX 带链接和状态切换的转移指令 转移和转移链接指令（B，BL）转移指... ARM有2种方法可实现程序的转移：一种是利用传送指令直接向PC寄存器R15中写入转移的目标地址，通过改变PC的值实现程序的转移；另一种就是利用转移指令。ARM的转移指令可以从当前指令向前或向后的32MB的地址空间跳转，根据完成的功能它可以分为以下4种 ：B 转移指令BL 带链接的转移指令BX 带状态切换的转移指令BLX 带链接和状态切换的转移指令 转移和转移链接指令（B，BL）转移指...
- PE格式是 Windows下最常用的可执行文件格式,理解PE文件格式不仅可以了解操作系统的加载流程,还可以更好的理解操作系统对进程和内存相关的管理知识,而有些技术必须建立在了解PE文件格式的基础上,如文件加密与解密,病毒分析,外挂技术等。首先我们先来演示一下内存VA地址与FOA地址互相转换的方式，通过使用WinHEX打开一个二进制文件，打开后我们只需要关注如下蓝色注释为映像建议装入基址，黄色... PE格式是 Windows下最常用的可执行文件格式,理解PE文件格式不仅可以了解操作系统的加载流程,还可以更好的理解操作系统对进程和内存相关的管理知识,而有些技术必须建立在了解PE文件格式的基础上,如文件加密与解密,病毒分析,外挂技术等。首先我们先来演示一下内存VA地址与FOA地址互相转换的方式，通过使用WinHEX打开一个二进制文件，打开后我们只需要关注如下蓝色注释为映像建议装入基址，黄色...
- 微机原理笔记|背诵 微机原理笔记|背诵
- 编辑 1、总线定义计算机和设备之间传输信息的公共数据通道，是连接计算机硬件内多种设备的通信线路。它实现了总线上所有设备共享。2、总线的分类2.1 数据总线（DB）用来传递数据信息，双向的。数据总线的宽度决定了CPU和计算机奇特设备之间每次交换数据的位数。2.2 地址总线（AB）用来传送CPU发出的地址信息，单向的。传送地址信息的目的是指明与CPU交换信息的内存... 编辑 1、总线定义计算机和设备之间传输信息的公共数据通道，是连接计算机硬件内多种设备的通信线路。它实现了总线上所有设备共享。2、总线的分类2.1 数据总线（DB）用来传递数据信息，双向的。数据总线的宽度决定了CPU和计算机奇特设备之间每次交换数据的位数。2.2 地址总线（AB）用来传送CPU发出的地址信息，单向的。传送地址信息的目的是指明与CPU交换信息的内存...
- *概念： 蜂鸣器可以分为两种：有源蜂鸣器与无源蜂鸣器，这里的“源”指的是有没有自带震荡电路，有源的蜂鸣器自带有震荡电路，通电的瞬间就会发出声音；而无源的蜂鸣器，需要提供一个2~5Khz左右的方波进行驱动，才可以发出声音。1. 实验目的学习RFID模块中主控芯片基于Cortex-M3内核的STM32F103C8T6的使用利用程序实现蜂鸣器发声2. 实验环境硬件：RFID... *概念： 蜂鸣器可以分为两种：有源蜂鸣器与无源蜂鸣器，这里的“源”指的是有没有自带震荡电路，有源的蜂鸣器自带有震荡电路，通电的瞬间就会发出声音；而无源的蜂鸣器，需要提供一个2~5Khz左右的方波进行驱动，才可以发出声音。1. 实验目的学习RFID模块中主控芯片基于Cortex-M3内核的STM32F103C8T6的使用利用程序实现蜂鸣器发声2. 实验环境硬件：RFID...
- 原理：LED的一端接入高电平，所以只要给另外一端(PC9-15)引脚输出低电平LED即可点亮1. 实验目的学习RFID模块中主控芯片基于Cortex-M3内核的STM32F103C8T6的使用实现LED灯闪烁2. 实验环境硬件：RFID开发板(125K、56M、915M、2.4G)，UART串口底板，ST-LINK仿真器软件：Keil53. 实验原理125K，13.56M，915... 原理：LED的一端接入高电平，所以只要给另外一端(PC9-15)引脚输出低电平LED即可点亮1. 实验目的学习RFID模块中主控芯片基于Cortex-M3内核的STM32F103C8T6的使用实现LED灯闪烁2. 实验环境硬件：RFID开发板(125K、56M、915M、2.4G)，UART串口底板，ST-LINK仿真器软件：Keil53. 实验原理125K，13.56M，915...
- 1. 时序逻辑电路的基本结构和分类1-1. 基本结构时序逻辑电路由组合电路和存储电路两部分组成，通过反馈回路将两部分连成一个整体。时序逻辑电路的一般结构如下图所示。图中，X~1~，…，X~n~为时序逻辑电路的输入信号；Z~1~，…，Z~m~为时序逻辑电路的输出信号；y~1~，…，y~s~为时序逻辑电路的状态信号，又称为组合电路的状态变量；Y~1~，…，Y~r~为时序逻辑电路中的激励信号，它决... 1. 时序逻辑电路的基本结构和分类1-1. 基本结构时序逻辑电路由组合电路和存储电路两部分组成，通过反馈回路将两部分连成一个整体。时序逻辑电路的一般结构如下图所示。图中，X~1~，…，X~n~为时序逻辑电路的输入信号；Z~1~，…，Z~m~为时序逻辑电路的输出信号；y~1~，…，y~s~为时序逻辑电路的状态信号，又称为组合电路的状态变量；Y~1~，…，Y~r~为时序逻辑电路中的激励信号，它决...
- Verilog HDL简介Verilog HDL 设计语言支持3种设计风格： 门级，数据流级和行为级。 门级和数据流级设计风格通常用于设计组合逻辑电路，而行为级设计风格既可以用于设计组合逻辑电路又可以设计时序逻辑电路。本次实验通过使用Vivado 2015.1软件工具，以Basys3和Nexys4 DDR开发板为目标板，设计简单的组合逻辑电路来展示3种设计风格的用法。请参考Vivado手册了... Verilog HDL简介Verilog HDL 设计语言支持3种设计风格： 门级，数据流级和行为级。 门级和数据流级设计风格通常用于设计组合逻辑电路，而行为级设计风格既可以用于设计组合逻辑电路又可以设计时序逻辑电路。本次实验通过使用Vivado 2015.1软件工具，以Basys3和Nexys4 DDR开发板为目标板，设计简单的组合逻辑电路来展示3种设计风格的用法。请参考Vivado手册了...
- 1. Testbench的概念Testbench 是一种用任意语言编写的程序或模块，用于在模拟过程中执行和验证硬件模型的功能正确性。 Verilog 主要用于硬件建模（模拟），该语言包含各种资源，用于格式化，读取，存储，动态分配，比较和写入模拟数据，包括输入激励和输出结果。2. Testbench的组成组件Testbench 的主要组件如下：时间表声明：指定所有延迟的时间单位Module：它... 1. Testbench的概念Testbench 是一种用任意语言编写的程序或模块，用于在模拟过程中执行和验证硬件模型的功能正确性。 Verilog 主要用于硬件建模（模拟），该语言包含各种资源，用于格式化，读取，存储，动态分配，比较和写入模拟数据，包括输入激励和输出结果。2. Testbench的组成组件Testbench 的主要组件如下：时间表声明：指定所有延迟的时间单位Module：它...
- LyScript 插件集成的内置API函数可灵活的实现绕过各类反调试保护机制，前段时间发布的那一篇文章并没有详细讲解各类反调试机制的绕过措施，本次将补充这方面的知识点，运用LyScript实现绕过大多数通用调试机制，实现隐藏调试器的目的。 LyScript 插件集成的内置API函数可灵活的实现绕过各类反调试保护机制，前段时间发布的那一篇文章并没有详细讲解各类反调试机制的绕过措施，本次将补充这方面的知识点，运用LyScript实现绕过大多数通用调试机制，实现隐藏调试器的目的。
- 目录一、简介二、定时器实现1s的定时（定时器计数应用）2.1、定时时长2.2、使用定时器实现led闪烁，1s三、led呼吸灯，PWM实现一、简介有三种定时器高级定时器（TIM1，TIM8）：位数16、计数器模式向上，向下，向上/下、DMA申请、捕获/比较通道4、互补输出通用定时器（TIM2~TIM5）：没有互补输出基本定时器（TIM6，TIM7）：捕获/比较通道为0、没有互补输出应用场景... 目录一、简介二、定时器实现1s的定时（定时器计数应用）2.1、定时时长2.2、使用定时器实现led闪烁，1s三、led呼吸灯，PWM实现一、简介有三种定时器高级定时器（TIM1，TIM8）：位数16、计数器模式向上，向下，向上/下、DMA申请、捕获/比较通道4、互补输出通用定时器（TIM2~TIM5）：没有互补输出基本定时器（TIM6，TIM7）：捕获/比较通道为0、没有互补输出应用场景...
- 目录一、crt0_64.S最后部分二、board_init_r三、init_sequence_r[] 函数数组一、crt0_64.S最后部分清bss段，然后执行board_init_r/* * Clear BSS section ，清除bss段 */ ldr x0, =__bss_start /* this is auto-relocated! */ ldr x1, =__bss_end... 目录一、crt0_64.S最后部分二、board_init_r三、init_sequence_r[] 函数数组一、crt0_64.S最后部分清bss段，然后执行board_init_r/* * Clear BSS section ，清除bss段 */ ldr x0, =__bss_start /* this is auto-relocated! */ ldr x1, =__bss_end...
上滑加载中
推荐直播
-
大模型Prompt工程深度实践2025/02/24 周一 16:00-17:30
盖伦 华为云学堂技术讲师
如何让大模型精准理解开发需求并生成可靠输出？本期直播聚焦大模型Prompt工程核心技术：理解大模型推理基础原理，关键采样参数定义，提示词撰写关键策略及Prompt工程技巧分享。
回顾中 -
华为云 x DeepSeek：AI驱动云上应用创新2025/02/26 周三 16:00-18:00
华为云 AI专家大咖团
在 AI 技术飞速发展之际，DeepSeek 备受关注。它凭借哪些技术与理念脱颖而出？华为云与 DeepSeek 合作，将如何重塑产品与应用模式，助力企业数字化转型？在华为开发者空间，怎样高效部署 DeepSeek，搭建专属服务器？基于华为云平台，又该如何挖掘 DeepSeek 潜力，实现智能化升级？本期直播围绕DeepSeek在云上的应用案例，与DTSE布道师们一起探讨如何利用AI 驱动云上应用创新。
去报名
热门标签