- 目录 Understanding Project Mode and Non-Project Mode Project Mode Non-Project Mode Feature Differences Command Differences Understanding Project Mode and Non-Project Mode Viva... 目录 Understanding Project Mode and Non-Project Mode Project Mode Non-Project Mode Feature Differences Command Differences Understanding Project Mode and Non-Project Mode Viva...
- 根据代码综合出来的RTL电路图可以当成原理框图来看： 程序模块分为顶层Uart_top、发送模块uart_tx、接收模块uart_rx以及时钟产生模块clk_div。uart_rx将收到的包解析出8位数据，再传送给uart_tx发出，形成回环。参考时钟为100Mhz，波特率为9600bps。例子使用最简单的串口设置，没有校验位。 各模块程序如下： 顶层： `tim... 根据代码综合出来的RTL电路图可以当成原理框图来看： 程序模块分为顶层Uart_top、发送模块uart_tx、接收模块uart_rx以及时钟产生模块clk_div。uart_rx将收到的包解析出8位数据，再传送给uart_tx发出，形成回环。参考时钟为100Mhz，波特率为9600bps。例子使用最简单的串口设置，没有校验位。 各模块程序如下： 顶层： `tim...
- 尽管FPGA的配置模式各不相同，但整个配置过程中FPGA的工作流程是一致的，分为三个部分：设置、加载、启动。 本文引用地址: http://www.21ic.com/embed/hardware/processor/201808/69530.html 复位结束配置开始 有多种方式使FPGA的配置进入这一过程。在上电时，电压达到FPGA要求之前，FPGA的上电复... 尽管FPGA的配置模式各不相同，但整个配置过程中FPGA的工作流程是一致的，分为三个部分：设置、加载、启动。 本文引用地址: http://www.21ic.com/embed/hardware/processor/201808/69530.html 复位结束配置开始 有多种方式使FPGA的配置进入这一过程。在上电时，电压达到FPGA要求之前，FPGA的上电复...
- 时钟偏斜的概念有很多人知道，也有很多人写成了博客，但是时钟偏斜的影响却很少有人提及，有幸偶看《高性能FPGA系统——时序设计与分析》，上面对时钟偏斜的分析可谓之全面了，记录下来备忘！ 时钟偏斜的概念？ 时钟偏斜是一个时钟信号沿着同一个时钟网络到达源寄存器与目的寄存器的时间差。如下图示意： 也就是说由于时钟网络布线存在传输延迟，因此时钟偏斜是同一个时钟网络上的同一个时... 时钟偏斜的概念有很多人知道，也有很多人写成了博客，但是时钟偏斜的影响却很少有人提及，有幸偶看《高性能FPGA系统——时序设计与分析》，上面对时钟偏斜的分析可谓之全面了，记录下来备忘！ 时钟偏斜的概念？ 时钟偏斜是一个时钟信号沿着同一个时钟网络到达源寄存器与目的寄存器的时间差。如下图示意： 也就是说由于时钟网络布线存在传输延迟，因此时钟偏斜是同一个时钟网络上的同一个时...
- 目录 背景 正文 测试 放置在Module前 放置在变量声明前 附加测试 放置在某个变量声明前 放置在Module前 相关链接 背景 在做一些FPGA算法的时候，我们不可避免的使用到大量的算术运算，例如复数乘法器，乘法器，加法器，减法器，还有乘加，乘减，乘累加等等。 我们都知道FPGA底层有专用的DSP48E资源，也有大量的逻辑资源，放着专用资源DS... 目录 背景 正文 测试 放置在Module前 放置在变量声明前 附加测试 放置在某个变量声明前 放置在Module前 相关链接 背景 在做一些FPGA算法的时候，我们不可避免的使用到大量的算术运算，例如复数乘法器，乘法器，加法器，减法器，还有乘加，乘减，乘累加等等。 我们都知道FPGA底层有专用的DSP48E资源，也有大量的逻辑资源，放着专用资源DS...
- 转载：CFI Flash， JEDEC Flash ，Parellel Flash, SPI Flash， Nand Flash，Nor Flash的区别和联系 简单说就是，Flash，按照内部访问接口不同，分为两种， 一种是就像访问SDRAM一样，按照数据/地址总线直接访问的Nor Flash， 另一种是只有8位(X8)/16位(X16)或者更多(X3... 转载：CFI Flash， JEDEC Flash ，Parellel Flash, SPI Flash， Nand Flash，Nor Flash的区别和联系 简单说就是，Flash，按照内部访问接口不同，分为两种， 一种是就像访问SDRAM一样，按照数据/地址总线直接访问的Nor Flash， 另一种是只有8位(X8)/16位(X16)或者更多(X3...
- 如下，经典的时序分析模型： 不同的路径使用不同的约束： 上游芯片到FPGA内部第一级触发器的路径使用set_input_delay来约束； FGPA内部的触发器之间使用create_clock来约束； FPGA末级触发器到下游芯片的时序元件之间用set_output_delay来约束； 最后一个路径是纯粹的组合逻辑用set_m... 如下，经典的时序分析模型： 不同的路径使用不同的约束： 上游芯片到FPGA内部第一级触发器的路径使用set_input_delay来约束； FGPA内部的触发器之间使用create_clock来约束； FPGA末级触发器到下游芯片的时序元件之间用set_output_delay来约束； 最后一个路径是纯粹的组合逻辑用set_m...
- 目录 前言 无重叠序列产生 移位寄存器实现 状态机实现 有重叠序列产生 移位寄存器方式实现 状态机方式实现 博文推荐 前言 序列检测与序列产生是一对对称的设计，就像有微分就有积分一样。 序列检测分为有重叠检测和无重叠检测； 例如检测序列1101011，我们给出输入：110101101011，如果是无重叠检测，则只能检测到一个序列：11... 目录 前言 无重叠序列产生 移位寄存器实现 状态机实现 有重叠序列产生 移位寄存器方式实现 状态机方式实现 博文推荐 前言 序列检测与序列产生是一对对称的设计，就像有微分就有积分一样。 序列检测分为有重叠检测和无重叠检测； 例如检测序列1101011，我们给出输入：110101101011，如果是无重叠检测，则只能检测到一个序列：11...
- 目录 环形计数器 扭环计数器 线性反馈移位寄存器 从这个题目来谈起今天的话题：移位寄存器由8级触发器构成，则构成的扭环计数器有多少个有效状态？环形计数器？线性反馈移位寄存器？ 环形计数器 规则：环形计算器的规则是利用一个移位寄存器右移实现，N位的环形计数器能计数的个数为N； 也就是说，有N个有效的状态； 如开头所说的题目，8级移位寄存器构成的环形计数器，能有... 目录 环形计数器 扭环计数器 线性反馈移位寄存器 从这个题目来谈起今天的话题：移位寄存器由8级触发器构成，则构成的扭环计数器有多少个有效状态？环形计数器？线性反馈移位寄存器？ 环形计数器 规则：环形计算器的规则是利用一个移位寄存器右移实现，N位的环形计数器能计数的个数为N； 也就是说，有N个有效的状态； 如开头所说的题目，8级移位寄存器构成的环形计数器，能有...
- 1. 复习verilog语法 【选做题】 - reg和wire的区别 寄存器数据类型 Verilog中规定，凡是在程序块中被赋值的变量，都必须是寄存器类型的。（程序块：例如always块） 这里未免还是会让人产生疑惑？寄存器数据类型的变量最后一定会被综合成寄存器吗？ 对应于实际的数字电路中，如果该程序块描述的是时序逻辑，则该寄存器变量对应为寄存器；如果该程序块... 1. 复习verilog语法 【选做题】 - reg和wire的区别 寄存器数据类型 Verilog中规定，凡是在程序块中被赋值的变量，都必须是寄存器类型的。（程序块：例如always块） 这里未免还是会让人产生疑惑？寄存器数据类型的变量最后一定会被综合成寄存器吗？ 对应于实际的数字电路中，如果该程序块描述的是时序逻辑，则该寄存器变量对应为寄存器；如果该程序块...
- 原文地址：http://xilinx.eetrend.com/d6-xilinx/blog/2016-06/10241.html 在ISE时代，使用的是UCF约束文件。从Vivado开始，XDC成了唯一支持的约束标准。XDC除了遵循工业界的通行标准SDC（Synopsys Design Constraints）之外，还加入了XILINX FPGA特有的位置物理约束等特性。以... 原文地址：http://xilinx.eetrend.com/d6-xilinx/blog/2016-06/10241.html 在ISE时代，使用的是UCF约束文件。从Vivado开始，XDC成了唯一支持的约束标准。XDC除了遵循工业界的通行标准SDC（Synopsys Design Constraints）之外，还加入了XILINX FPGA特有的位置物理约束等特性。以...
- 早在某发科提前批中就考到过加法器，如果没有记错的话，当时的加法器是串行加法器。 今天就谈谈这几种加法器。 1、等波纹进位加法器（Ripple carry adder circuit） 如下图为一个4位的等波纹进位加法器： 它是由4个1位的全加器构成，每一级的全加器的进位作为下一级的进位。 1位全加器是由组合逻辑构成的，如下图： 可知，全加器的表达式： S... 早在某发科提前批中就考到过加法器，如果没有记错的话，当时的加法器是串行加法器。 今天就谈谈这几种加法器。 1、等波纹进位加法器（Ripple carry adder circuit） 如下图为一个4位的等波纹进位加法器： 它是由4个1位的全加器构成，每一级的全加器的进位作为下一级的进位。 1位全加器是由组合逻辑构成的，如下图： 可知，全加器的表达式： S...
- 文章目录 前言状态的编码方式binaryone-hotgrayjohnsonautocompactsequentialuserspeednonesafe mode 前言 据我说知，并非在代码设计时，状态编码写成什么样子就会综合成什么样子，还需要对综合属性进行操作，那具体是什么样子呢？一起看看《FPGA之道》对这一问题是怎么描述的。 本文摘选自《FPG... 文章目录 前言状态的编码方式binaryone-hotgrayjohnsonautocompactsequentialuserspeednonesafe mode 前言 据我说知，并非在代码设计时，状态编码写成什么样子就会综合成什么样子，还需要对综合属性进行操作，那具体是什么样子呢？一起看看《FPGA之道》对这一问题是怎么描述的。 本文摘选自《FPG...
- 目录 前言 恢复时间与去除时间 异步复位，同步撤离 写在最后 前言 现在写博客和以前有点不一样的地方在于，不是东打一耙子，西打一耙子，更在的看重专题写作。给自己以清晰条理的感觉，有助于日后管理与维护。 这是一个新的阶段，也与心态有关，以前写博客为的是粗放式的增长知识范围，为找工作加油。 现在2019校招结束，写博客，已经是一种生活习惯，知识要更加的具有连续... 目录 前言 恢复时间与去除时间 异步复位，同步撤离 写在最后 前言 现在写博客和以前有点不一样的地方在于，不是东打一耙子，西打一耙子，更在的看重专题写作。给自己以清晰条理的感觉，有助于日后管理与维护。 这是一个新的阶段，也与心态有关，以前写博客为的是粗放式的增长知识范围，为找工作加油。 现在2019校招结束，写博客，已经是一种生活习惯，知识要更加的具有连续...
- 这个笔记记录的是《Vivado入门与提高》课程的关于时序分析的这一节的内容，目的是为了备忘。 其实，以前也有这样的博文了，这里再次记录下是为了加深印象与理解。静态时序分析 目录 Launch vs Capture Edges Timing Path Timing Path Sections Data Arrival Time Clock Arri... 这个笔记记录的是《Vivado入门与提高》课程的关于时序分析的这一节的内容，目的是为了备忘。 其实，以前也有这样的博文了，这里再次记录下是为了加深印象与理解。静态时序分析 目录 Launch vs Capture Edges Timing Path Timing Path Sections Data Arrival Time Clock Arri...
上滑加载中
推荐直播
-
华为云码道-玩转OpenClaw，在线养虾2026/03/11 周三 19:00-21:00
刘昱，华为云高级工程师/谈心，华为云技术专家/李海仑，上海圭卓智能科技有限公司CEO
OpenClaw 火爆开发者圈，华为云码道最新推出 Skill ——开发者只需输入一句口令，即可部署一个功能完整的「小龙虾」智能体。直播带你玩转华为云码道，玩转OpenClaw
回顾中 -
华为云码道-AI时代应用开发利器2026/03/18 周三 19:00-20:00
童得力，华为云开发者生态运营总监/姚圣伟，华为云HCDE开发者专家
本次直播由华为专家带你实战应用开发，看华为云码道(CodeArts)代码智能体如何在AI时代让你的创意应用快速落地。更有华为云HCDE开发者专家带你用码道玩转JiuwenClaw，让小艺成为你的AI助理。
回顾中 -
Skill 构建 × 智能创作：基于华为云码道的 AI 内容生产提效方案2026/03/25 周三 19:00-20:00
余伟，华为云软件研发工程师/万邵业（万少），华为云HCDE开发者专家
本次直播带来两大实战：华为云码道 Skill-Creator 手把手搭建专属知识库 Skill；如何用码道提效 OpenClaw 小说文本，打造从大纲到成稿的 AI 原创小说全链路。技术干货 + OPC创作思路，一次讲透！
回顾中
热门标签