- 文章目录 写在前面正文价电子导体绝缘子半导体类晶体结构总结 交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 价电子 最外层壳或价壳中的电子称为价电子。 这些价电子负责化学元素的化学性质。 这些电子参与与其他元素的化学反应。 适用于简单反应的过于简化的化学法则是原子试图形成8个电子的完整外壳（L壳两... 文章目录 写在前面正文价电子导体绝缘子半导体类晶体结构总结 交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 价电子 最外层壳或价壳中的电子称为价电子。 这些价电子负责化学元素的化学性质。 这些电子参与与其他元素的化学反应。 适用于简单反应的过于简化的化学法则是原子试图形成8个电子的完整外壳（L壳两...
- 文章目录 前言简介模拟特性数字特性 前言 集成电路的门电路基本都是由MOS管实现的，相比于晶体管，MOS管应用更加广泛，MOS管在模拟电路以及数字电路中应用的区域也不同，下面一一介绍。 注：本文摘自于《FPGA之道》 简介 与三极管类似，MOS管也具有三个电极，虽然名称不同，但是使用方式类似，按照对应关系，分别为 源极（符号S，功能类似三极管发射... 文章目录 前言简介模拟特性数字特性 前言 集成电路的门电路基本都是由MOS管实现的，相比于晶体管，MOS管应用更加广泛，MOS管在模拟电路以及数字电路中应用的区域也不同，下面一一介绍。 注：本文摘自于《FPGA之道》 简介 与三极管类似，MOS管也具有三个电极，虽然名称不同，但是使用方式类似，按照对应关系，分别为 源极（符号S，功能类似三极管发射...
- 何谓静态时序分析（Static Timing Analysis，简称STA) 它可以简单的定义为：设计者提出一些特定的时序要求（或者说是添加特定的时序约束），套用特定的时序模型，针对特定的电路进行分析。分析的最终结果当然是要求系统时序满足设计者提出的要求。 下面举一个最简单的例子来说明时序分析的基本概念。假设信号需要从输入到输出在FPGA内部经过一些逻辑延时和路径延时。我... 何谓静态时序分析（Static Timing Analysis，简称STA) 它可以简单的定义为：设计者提出一些特定的时序要求（或者说是添加特定的时序约束），套用特定的时序模型，针对特定的电路进行分析。分析的最终结果当然是要求系统时序满足设计者提出的要求。 下面举一个最简单的例子来说明时序分析的基本概念。假设信号需要从输入到输出在FPGA内部经过一些逻辑延时和路径延时。我...
- 文章目录 写在前面正文MOSFET工作增强型场效应管V-MOS回顾 参考资料交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 注：Insulated-gate Field-effect Transistors (IGFET)，翻译：绝缘栅场效应晶体管（MOSFET）。 The Insulated... 文章目录 写在前面正文MOSFET工作增强型场效应管V-MOS回顾 参考资料交个朋友 写在前面 原文链接 相关博文 博客首页 注：知识搬运，供学习交流使用，侵联删！ 正文 注：Insulated-gate Field-effect Transistors (IGFET)，翻译：绝缘栅场效应晶体管（MOSFET）。 The Insulated...
- 目录 原题复现 审题 我的设计 工具推荐 原题复现 工具，也只能作为一个参考的工具，我们感谢它的存在，给了我灵感与思路，复习或者纠错等。 关于真值表这一个话题，HDLBits这个网站讲的也确实通俗 例如： 组合表示电路的输出仅是其输入的函数（在数学意义上）。 这意味着对于任何给定的输入值，只有一个可能的输出值。 因此，描述组合函数行为的一种方法是显式列出输... 目录 原题复现 审题 我的设计 工具推荐 原题复现 工具，也只能作为一个参考的工具，我们感谢它的存在，给了我灵感与思路，复习或者纠错等。 关于真值表这一个话题，HDLBits这个网站讲的也确实通俗 例如： 组合表示电路的输出仅是其输入的函数（在数学意义上）。 这意味着对于任何给定的输入值，只有一个可能的输出值。 因此，描述组合函数行为的一种方法是显式列出输...
- 文章目录 前言正文变量可以取什么样的值？变量的取值意味着什么？主要的数据类型其他数据类型integertime / realtimereal例子 Verilog的字符串 写在最后 前言 这是本系列的第三篇博文，依然很基础，这个系列文章，主要是在没有其他事情的时候，休闲所作！ 如问，有没有意义，我觉得对我来说是有意义的： 首先，对于我写博客的条理性来... 文章目录 前言正文变量可以取什么样的值？变量的取值意味着什么？主要的数据类型其他数据类型integertime / realtimereal例子 Verilog的字符串 写在最后 前言 这是本系列的第三篇博文，依然很基础，这个系列文章，主要是在没有其他事情的时候，休闲所作！ 如问，有没有意义，我觉得对我来说是有意义的： 首先，对于我写博客的条理性来...
- 目录 抛砖引玉 个人总结 麻烦的设计 抛砖引玉 假设您正在建立一个电路来处理游戏的PS / 2键盘的扫描代码（scancodes）。给定收到的扫描码（scancodes）的最后两个字节，您需要指示是否已按下键盘上的箭头键之一。这涉及到相当简单的映射，可以将其实现为具有四个案例的case语句（或if-elseif）。 Scancode [15:0]Arrow ke... 目录 抛砖引玉 个人总结 麻烦的设计 抛砖引玉 假设您正在建立一个电路来处理游戏的PS / 2键盘的扫描代码（scancodes）。给定收到的扫描码（scancodes）的最后两个字节，您需要指示是否已按下键盘上的箭头键之一。这涉及到相当简单的映射，可以将其实现为具有四个案例的case语句（或if-elseif）。 Scancode [15:0]Arrow ke...
- 前言 IP核是FPGA开发者的老朋友了，可以这么说，只要是做FPGA开发的，都会利用FPGA的IP核进行开发设计，这不像IC设计，什么都要自己设计，使用IP可以加快产生开发进程。 下面摘自《FPGA之道》对IP核的描述，来理解IP核相关的简单内容。 IP核概述 随着FPGA的集成度越来越高，规模越来越大，设计越来越复杂，IC行业的竞争也越来越激烈，产品的交付周期越... 前言 IP核是FPGA开发者的老朋友了，可以这么说，只要是做FPGA开发的，都会利用FPGA的IP核进行开发设计，这不像IC设计，什么都要自己设计，使用IP可以加快产生开发进程。 下面摘自《FPGA之道》对IP核的描述，来理解IP核相关的简单内容。 IP核概述 随着FPGA的集成度越来越高，规模越来越大，设计越来越复杂，IC行业的竞争也越来越激烈，产品的交付周期越...
- 控制信号（单脉冲信号）的跨时钟域传输问题存在两种情况，一种是从快时钟域到慢时钟域传输，如果用慢时钟强行采样快时钟域内的控制信号，可能存在采样不到信号的情况，而且很大概率采不到信号；另一种情况是从慢时钟域到快时钟域的控制信号传输问题，这种情况，快时钟一定能采样到慢时钟域内的控制信号，但是可能出现亚稳态问题； 下面针对这两种情况进行处理： 快时钟到慢时钟 有... 控制信号（单脉冲信号）的跨时钟域传输问题存在两种情况，一种是从快时钟域到慢时钟域传输，如果用慢时钟强行采样快时钟域内的控制信号，可能存在采样不到信号的情况，而且很大概率采不到信号；另一种情况是从慢时钟域到快时钟域的控制信号传输问题，这种情况，快时钟一定能采样到慢时钟域内的控制信号，但是可能出现亚稳态问题； 下面针对这两种情况进行处理： 快时钟到慢时钟 有...
- 文章目录 前言VHDL的串行语句VHDL直接信号赋值语句VHDL变量赋值语句VHDL条件语句优先级条件语句无优先级条件语句优先级条件语句与无优先级条件语句的对比case-when的一些变形 VHDL空语句VHDL循环语句VHDL等待语句VHDL过程调用语句 前言 所谓的串行语句，不过是形式上的串行，映射为硬件电路时仍然为并行的。 VHDL的串行语句... 文章目录 前言VHDL的串行语句VHDL直接信号赋值语句VHDL变量赋值语句VHDL条件语句优先级条件语句无优先级条件语句优先级条件语句与无优先级条件语句的对比case-when的一些变形 VHDL空语句VHDL循环语句VHDL等待语句VHDL过程调用语句 前言 所谓的串行语句，不过是形式上的串行，映射为硬件电路时仍然为并行的。 VHDL的串行语句...
- 文章目录 写在前面正文数字IC逻辑内存处理器模拟IC混合信号IC结论 交个朋友 写在前面 原文链接：Common Analog, Digital, and Mixed-Signal Integrated Circuits (ICs) 承接上篇博客：IC基础知识（2）模拟和数字电子学导论 博客首页：李锐博恩 该教程概述了电气工程师经常将其集成到其... 文章目录 写在前面正文数字IC逻辑内存处理器模拟IC混合信号IC结论 交个朋友 写在前面 原文链接：Common Analog, Digital, and Mixed-Signal Integrated Circuits (ICs) 承接上篇博客：IC基础知识（2）模拟和数字电子学导论 博客首页：李锐博恩 该教程概述了电气工程师经常将其集成到其...
- 某发科的一个题目，仅仅给出下面一个电路图，让你画出Q1,Q2以及Q3的波形，并描述电路功能。 可以看出，这个电路很简单（可tm的当时就是没做出来），我当时疑惑的是初值是什么，输入初值是什么？ 可想想和输入初值有个毛线关系呀，第一个触发器的输入是第二个以及第三个触发器的输出的反馈，是Q1与Q2的或非； 只要触发器复位有初值即可，一般触发器复位初值为0，这里也默认为0，... 某发科的一个题目，仅仅给出下面一个电路图，让你画出Q1,Q2以及Q3的波形，并描述电路功能。 可以看出，这个电路很简单（可tm的当时就是没做出来），我当时疑惑的是初值是什么，输入初值是什么？ 可想想和输入初值有个毛线关系呀，第一个触发器的输入是第二个以及第三个触发器的输出的反馈，是Q1与Q2的或非； 只要触发器复位有初值即可，一般触发器复位初值为0，这里也默认为0，...
- 文章目录 写在前面正文无源元件有源元件机电元件结论 交个朋友 写在前面 半导体的基础知识，从掺杂半导体到二极管到晶体管，再到这篇实际组件，这个小系列只是供从宏观上回顾基础的半导体知识。 本节原文：Passive, Active, and Electromechanical Components 上篇博客：半导体基础知识（3）：双极结和场效应晶体管... 文章目录 写在前面正文无源元件有源元件机电元件结论 交个朋友 写在前面 半导体的基础知识，从掺杂半导体到二极管到晶体管，再到这篇实际组件，这个小系列只是供从宏观上回顾基础的半导体知识。 本节原文：Passive, Active, and Electromechanical Components 上篇博客：半导体基础知识（3）：双极结和场效应晶体管...
- 在传统的概念中，芯片工艺的改进将会带来性能的提高，成本的降低。同时，由于芯片内核电压的降低，其所消耗的功耗也随之降低，这一点到0.13um时代也是正确的。 但是在工艺进入90nm时代，甚至于以后的40nm或更小的工艺，出现了一点反常，芯片功耗将显著提高。 由于40nm工艺的内核电压进一步降低，电压降低的一个负面影响是晶体管中的沟道(channel)内的电场减弱，于是电子移... 在传统的概念中，芯片工艺的改进将会带来性能的提高，成本的降低。同时，由于芯片内核电压的降低，其所消耗的功耗也随之降低，这一点到0.13um时代也是正确的。 但是在工艺进入90nm时代，甚至于以后的40nm或更小的工艺，出现了一点反常，芯片功耗将显著提高。 由于40nm工艺的内核电压进一步降低，电压降低的一个负面影响是晶体管中的沟道(channel)内的电场减弱，于是电子移...
- 文章目录 前言DCM与PLLPLL模块基本端口简介时钟输入、输出端口时钟反馈端口PLL锁定指示端口PLL复位端口PLL配置端口 DCM模块基本端口简介时钟输入端口时钟输出端口分类时钟属性与输入、输出时钟频率的关系时钟输出的微调相移时钟反馈端口DCM锁定指示端口DCM复位端口DCM配置端口 应用场合时钟倍频时钟分频大范围频率合成时钟去抖时钟移相去抖+高精移相时钟去... 文章目录 前言DCM与PLLPLL模块基本端口简介时钟输入、输出端口时钟反馈端口PLL锁定指示端口PLL复位端口PLL配置端口 DCM模块基本端口简介时钟输入端口时钟输出端口分类时钟属性与输入、输出时钟频率的关系时钟输出的微调相移时钟反馈端口DCM锁定指示端口DCM复位端口DCM配置端口 应用场合时钟倍频时钟分频大范围频率合成时钟去抖时钟移相去抖+高精移相时钟去...
上滑加载中
推荐直播
-
华为云码道-玩转OpenClaw，在线养虾2026/03/11 周三 19:00-21:00
刘昱，华为云高级工程师/谈心，华为云技术专家/李海仑，上海圭卓智能科技有限公司CEO
OpenClaw 火爆开发者圈，华为云码道最新推出 Skill ——开发者只需输入一句口令，即可部署一个功能完整的「小龙虾」智能体。直播带你玩转华为云码道，玩转OpenClaw
回顾中 -
华为云码道-AI时代应用开发利器2026/03/18 周三 19:00-20:00
童得力，华为云开发者生态运营总监/姚圣伟，华为云HCDE开发者专家
本次直播由华为专家带你实战应用开发，看华为云码道(CodeArts)代码智能体如何在AI时代让你的创意应用快速落地。更有华为云HCDE开发者专家带你用码道玩转JiuwenClaw，让小艺成为你的AI助理。
回顾中 -
Skill 构建 × 智能创作：基于华为云码道的 AI 内容生产提效方案2026/03/25 周三 19:00-20:00
余伟，华为云软件研发工程师/万邵业（万少），华为云HCDE开发者专家
本次直播带来两大实战：华为云码道 Skill-Creator 手把手搭建专属知识库 Skill；如何用码道提效 OpenClaw 小说文本，打造从大纲到成稿的 AI 原创小说全链路。技术干货 + OPC创作思路，一次讲透！
即将直播
热门标签